Originally posted by 司@Mar 5 2004, 02:04 PM
:P 請問各位大大"D0"的這個新製程, 跟現在的"C0"有哪不同?
小弟不才, 有請大大們賜教
Prescott(未來以LAG775 Socket-T封裝上市)使用7個銅製的連接層(以Low K CDO技術)運用應變硅晶(应变硅晶屬一種超薄的氧化物,以前Intel处理器全部用普通矽晶,在连接下面矽锗层的时候,需要非常精密的工艺才可以对接整齐)以0.09um製程製作晶圓,其電晶體總數達到125,000,000個(是Northwood核心的一倍多);DIE表面從131mm平方縮小到125mm平方
顯微鏡下Northwood的銅層 YYY
目前估计Prescott的频率能轻鬆达到4GHz以上,而Intel宣稱达到5GHz也没问题!!
再來.....................
加大L2的Cache成為1MB,加長流水線為原來的50%(30級以上)Intel稱为NetBurst架構,以通过提升核心时脈频率進而提高处理器的性能(敗筆....>降低L2存取速度)
為何呢?...................
凡事有利也有弊,超长的流水线和正常的流水线相比,大弊端就是:很难保证流水线中所有的级都是满載工作的,也就是说超长的流水线的工作效率要低下一些(这也是最初Pentium 4不如同频PentiumIII的主要原因之一).
同Northwood核心相比,Prescott的流水线长度又增加了50%,必然进一步造成效率的损失,會消耗掉其它方面改进得來的提升.所以改进的超长流水线,只是为了Prescott频率的提升.
不仅如此,超长流水线还有其他一系列问题:當核心频率越高时,越容易出现Cache没有資料供给处理器处理的情形,是以浪费核心时脈周期为代價的.
而且,目前系统架構中的Cache子系统速度與处理器的速度相比是非常慢的(以NetBurst架構处理器中的ALU算术单元更是以处理器时脈的两倍频率运行)因此处理器需要浪费很多时间來等新資料的到來...........
所以,我想intel步進到D0就是改善流水線的問題啦 YYY