消息來源： 電腦領域 HKEPC Hardware
據台灣主機板業者消息透露，Intel為了進一步樽節處理器生產成本，期望提高低階市場的競爭力打擊對手AMD，計劃於2007年2月推出原生2MB L2版本Conroe處理器，而行動處理器Merom亦會於Santa Rosa推出時，把低階型號改為原生2MB L2 Cache版本。據主機板業者表示，此據是為了應付AMD 65奈米制來臨而設。
據台灣主機板業者指出，現時Intel Core 2 Duo、Xeon 3000家族，均擁有4MB L2及2MB L2版本，但其實兩者在生產成本上毫無分別，Intel只是透過屏敝形式，把原本為4MB L2的核心變成只有2MB L2的處理器以作市場區間。
相反，AMD K8處理器雖然同然擁有1MB L2和512KB L2核心的版本，但AMD將非採用屏敝形式，而是真正原生設計，令512KB版本進一步樽節成本，提升市場競爭力。
有鑑於此，Intel亦學上了AMD的招數，計劃推出原生只有2MB L2的Conroe處理器，受影響型號包括桌面版本Core 2 Duo E6300 (1.86GHz/1066MHz FSB)、E6400 (2.13GHz/1066MHz FSB)及伺服器版本Xeon 3040 (1.86GHz/1066MHz FSB)及3040(2.13GHz/1066MHz FSB)，Stepping將由原來的B2版本改為L2版本，L2 版本將會採用新的SSPEC及MM數值以作識別，CPUID將由6F6改為6F2，是次更改將不會影響主機板廠商及客戶端。
據台主機板業者指出，由於AMD即將進入65奈米制程時代，令生產成本將進一步，英特爾於制程上的優勢在45奈米來臨前已完全消失。為了進一步樽成本對抗AMD 65奈米來臨，考慮到Conroe核心的4MB L2 Cache部份佔上核心約6成電晶體，Intel如推出原生2MB L2版本版本，將有望把處理器生產成本下降約2成以上，因此Intel此舉是實屬明智，而未來Intel在採用Cache容量作市場區間時，亦不會再採用單純屏敝策略。
據了解，為了讓主機板業者能更新主機板BIOS的Micro-code，以成功辦識正確的處理器型號，Intel已於本年第四十五週向各大主機板業者發放L2 Stepping處理器樣本。
值得注意的是，同樣擁4MB及2MB L2版本分別的行動處理器核心Merom，暫時並未計劃進入L2 Stepping進化，主要原因是現時Merom處理器是為Napa Refresh平台而設，採用Socket M接口，而將會於2007年3月正式過渡至800MHz FSB的Santa Rosa時代，並改用Socket P接口，因此Intel計劃亦全新Socket M接口時，把低階處理器改為原生2MB L2設計，暫時並無意在現階段Socket M版本作出任何改變。
據台灣主機板業者消息透露，Intel為了進一步樽節處理器生產成本，期望提高低階市場的競爭力打擊對手AMD，計劃於2007年2月推出原生2MB L2版本Conroe處理器，而行動處理器Merom亦會於Santa Rosa推出時，把低階型號改為原生2MB L2 Cache版本。據主機板業者表示，此據是為了應付AMD 65奈米制來臨而設。
據台灣主機板業者指出，現時Intel Core 2 Duo、Xeon 3000家族，均擁有4MB L2及2MB L2版本，但其實兩者在生產成本上毫無分別，Intel只是透過屏敝形式，把原本為4MB L2的核心變成只有2MB L2的處理器以作市場區間。
相反，AMD K8處理器雖然同然擁有1MB L2和512KB L2核心的版本，但AMD將非採用屏敝形式，而是真正原生設計，令512KB版本進一步樽節成本，提升市場競爭力。
有鑑於此，Intel亦學上了AMD的招數，計劃推出原生只有2MB L2的Conroe處理器，受影響型號包括桌面版本Core 2 Duo E6300 (1.86GHz/1066MHz FSB)、E6400 (2.13GHz/1066MHz FSB)及伺服器版本Xeon 3040 (1.86GHz/1066MHz FSB)及3040(2.13GHz/1066MHz FSB)，Stepping將由原來的B2版本改為L2版本，L2 版本將會採用新的SSPEC及MM數值以作識別，CPUID將由6F6改為6F2，是次更改將不會影響主機板廠商及客戶端。
據台主機板業者指出，由於AMD即將進入65奈米制程時代，令生產成本將進一步，英特爾於制程上的優勢在45奈米來臨前已完全消失。為了進一步樽成本對抗AMD 65奈米來臨，考慮到Conroe核心的4MB L2 Cache部份佔上核心約6成電晶體，Intel如推出原生2MB L2版本版本，將有望把處理器生產成本下降約2成以上，因此Intel此舉是實屬明智，而未來Intel在採用Cache容量作市場區間時，亦不會再採用單純屏敝策略。
據了解，為了讓主機板業者能更新主機板BIOS的Micro-code，以成功辦識正確的處理器型號，Intel已於本年第四十五週向各大主機板業者發放L2 Stepping處理器樣本。
值得注意的是，同樣擁4MB及2MB L2版本分別的行動處理器核心Merom，暫時並未計劃進入L2 Stepping進化，主要原因是現時Merom處理器是為Napa Refresh平台而設，採用Socket M接口，而將會於2007年3月正式過渡至800MHz FSB的Santa Rosa時代，並改用Socket P接口，因此Intel計劃亦全新Socket M接口時，把低階處理器改為原生2MB L2設計，暫時並無意在現階段Socket M版本作出任何改變。
