消息來源︰http://www.eettaiwan.com/
今天台積電正式宣佈，業界第一條40nm工藝半導體生產線已經批量投產了。
台積電表示，此一新世代製程包括提供高效能優勢的40奈米泛用型製程(40G)以及提供低耗電量優勢的40奈米低耗電製程(40LP)
其晶片閘密度(Raw gate density)是65奈米製程的2.35倍，運作功率(Active power)較45奈米製程減少幅度可達15%
創下業界SRAM單位元尺寸及巨集尺寸最小的紀錄。目前已有數十家客戶進行產品設計
同時，客戶也已頻繁使用晶圓共乘服務進行產品驗證。
台積電指出，45奈米製程的晶片閘密度原本為65奈米製程的2倍，但透過製造上的創新
其40奈米低耗電量及泛用型製程的晶片閘密度更進一步提高，達到65奈米製程的2.35倍。
新的40奈米低耗電量製程適用於對電晶體漏電高度敏感的應用
如通訊及行動產品；40奈米泛用型製程則適用於高效能的產品應用
例如中央處理器、繪圖處理器、遊戲機、網路、可編程邏輯閘陣列(FPGA)以及其他高效能消費型產品應用。
40 奈米製程係由45奈米製程直接微縮(Linear shrink)，而其SRAM效能則完全相同
單位元面積僅有0.242平方微米。除了尺寸及效能的雙重優勢外
不論是40奈米泛用型製程或是低耗電量製程，都可以搭配混合訊號、射頻以及嵌入式DRAM製程，以滿足多種不同的產品應用。
今天台積電正式宣佈，業界第一條40nm工藝半導體生產線已經批量投產了。
台積電表示，此一新世代製程包括提供高效能優勢的40奈米泛用型製程(40G)以及提供低耗電量優勢的40奈米低耗電製程(40LP)
其晶片閘密度(Raw gate density)是65奈米製程的2.35倍，運作功率(Active power)較45奈米製程減少幅度可達15%
創下業界SRAM單位元尺寸及巨集尺寸最小的紀錄。目前已有數十家客戶進行產品設計
同時，客戶也已頻繁使用晶圓共乘服務進行產品驗證。
台積電指出，45奈米製程的晶片閘密度原本為65奈米製程的2倍，但透過製造上的創新
其40奈米低耗電量及泛用型製程的晶片閘密度更進一步提高，達到65奈米製程的2.35倍。
新的40奈米低耗電量製程適用於對電晶體漏電高度敏感的應用
如通訊及行動產品；40奈米泛用型製程則適用於高效能的產品應用
例如中央處理器、繪圖處理器、遊戲機、網路、可編程邏輯閘陣列(FPGA)以及其他高效能消費型產品應用。
40 奈米製程係由45奈米製程直接微縮(Linear shrink)，而其SRAM效能則完全相同
單位元面積僅有0.242平方微米。除了尺寸及效能的雙重優勢外
不論是40奈米泛用型製程或是低耗電量製程，都可以搭配混合訊號、射頻以及嵌入式DRAM製程，以滿足多種不同的產品應用。
