[QK時間] 晶片的誕生簡介
- 主題發起人 qk4723Deluxe
- 開始日期
晶圓上的晶格缺陷和雜質濃度其實不需太過擔心,
因為通常都是在控制之下的...
首先,在拉晶棒時就會做淡淡的P型或N型參雜,
大家所熟知的長晶方法,一邊轉一邊拉的方法叫做柴氏法,
在晶棒剛被拉起來時,這部分最純淨,雜質濃度最低,
而最末端的部分雜質濃度最高,
這兩部分都"不會"被拿來做IC產品的 , 而是作為控/檔片之用,
所謂控片就是 control wafer , 是用來做機台製程測試,驗證之用的,
檔片就是 dummy wafer , 是用來做機台傳送測試,空 run 之用的
至於晶棒中間好的部分再依參雜濃度的不同,分段賣給所需要的人....
而且在製作元件時,是做在井區(well)之上,
所謂井區就是在晶圓上已離子植入打入適當劑量(dose)的三族或五族元素,
做出所需濃度的P型或N型的區域....
依據前面已知參雜濃度的晶圓,就可計算出所需植入的劑量,
植入完成後再用量測機台量測以控制製程的穩定度....
至於晶格缺陷部分也不需太擔心,
因為在IC製程中會有多道退火(anneal)熱處理程序,使晶格回復正常,
除了在長晶過程中會造成晶格缺陷外,在離子植入時也會造成晶格破壞,
因為離子植入是施加高能量的電場將篩選出來的參雜離子打入晶圓表層,
這些帶高能量離子與矽原子撞擊時,就會將部份矽原子撞開原來的位置,造成晶格缺陷,
所以在每一道離子植入後一定會進爐管或 RTP (快速反應熱製程)做退火修復晶格以及 drive in (驅入),使參雜的離子進入適當的位置...
在一些要求比較高的製程中,甚至不使用晶圓原來表面上的矽,
而是以磊晶(epitaxy)的方式在晶圓表面上長出一層高品質的矽,再於其上製作元件...
在此更正一下 , 沉積不叫 doping 喔! 沉積叫做 deposition !
doping 是參雜之意 , 指的是在晶圓"內部"加入三/五族元素,
以前是用爐管擴散的方式,現在則是如上所述以離子植入的方式來達成...
而"沉積"一辭指的是在晶圓上長出各式各樣的薄膜之意,
目前使用的有物理氣相沉積(PVD)與化學氣相沉積(CVD)兩種方式,
各有其優缺點,應用的地方也不一樣...
CVD 是通入反應氣體,反應後的生成物就沉積覆誚b晶圓表面之上,
有時也會利用晶圓表面上的物質加入反應...
PVD 是通入惰性氣體(通常用 Ar : 氬),使之離子化後加電場打在"靶材"上,
靶材上的物質被撞擊飛濺出來後就附著在晶圓表面上,又稱做濺鍍...
例如要鍍鋁就打鋁,要鍍鎢就打鎢....
和先前我所提到的純物理乾蝕刻相反,
沉積是打靶材,蝕刻是打晶圓........
以上說明希望對大家有幫助 :)
晶圓上的晶格缺陷和雜質濃度其實不需太過擔心,
因為通常都是在控制之下的...
首先,在拉晶棒時就會做淡淡的P型或N型參雜,
大家所熟知的長晶方法,一邊轉一邊拉的方法叫做柴氏法,
在晶棒剛被拉起來時,這部分最純淨,雜質濃度最低,
而最末端的部分雜質濃度最高,
這兩部分都"不會"被拿來做IC產品的 , 而是作為控/檔片之用,
所謂控片就是 control wafer , 是用來做機台製程測試,驗證之用的,
檔片就是 dummy wafer , 是用來做機台傳送測試,空 run 之用的
至於晶棒中間好的部分再依參雜濃度的不同,分段賣給所需要的人....
而且在製作元件時,是做在井區(well)之上,
所謂井區就是在晶圓上已離子植入打入適當劑量(dose)的三族或五族元素,
做出所需濃度的P型或N型的區域....
依據前面已知參雜濃度的晶圓,就可計算出所需植入的劑量,
植入完成後再用量測機台量測以控制製程的穩定度....
至於晶格缺陷部分也不需太擔心,
因為在IC製程中會有多道退火(anneal)熱處理程序,使晶格回復正常,
除了在長晶過程中會造成晶格缺陷外,在離子植入時也會造成晶格破壞,
因為離子植入是施加高能量的電場將篩選出來的參雜離子打入晶圓表層,
這些帶高能量離子與矽原子撞擊時,就會將部份矽原子撞開原來的位置,造成晶格缺陷,
所以在每一道離子植入後一定會進爐管或 RTP (快速反應熱製程)做退火修復晶格以及 drive in (驅入),使參雜的離子進入適當的位置...
在一些要求比較高的製程中,甚至不使用晶圓原來表面上的矽,
而是以磊晶(epitaxy)的方式在晶圓表面上長出一層高品質的矽,再於其上製作元件...
在此更正一下 , 沉積不叫 doping 喔! 沉積叫做 deposition !
doping 是參雜之意 , 指的是在晶圓"內部"加入三/五族元素,
以前是用爐管擴散的方式,現在則是如上所述以離子植入的方式來達成...
而"沉積"一辭指的是在晶圓上長出各式各樣的薄膜之意,
目前使用的有物理氣相沉積(PVD)與化學氣相沉積(CVD)兩種方式,
各有其優缺點,應用的地方也不一樣...
CVD 是通入反應氣體,反應後的生成物就沉積覆誚b晶圓表面之上,
有時也會利用晶圓表面上的物質加入反應...
PVD 是通入惰性氣體(通常用 Ar : 氬),使之離子化後加電場打在"靶材"上,
靶材上的物質被撞擊飛濺出來後就附著在晶圓表面上,又稱做濺鍍...
例如要鍍鋁就打鋁,要鍍鎢就打鎢....
和先前我所提到的純物理乾蝕刻相反,
沉積是打靶材,蝕刻是打晶圓........
以上說明希望對大家有幫助 :) [/b][/quote]
挖~~~
好詳細的過程解說哩 :MMM:
小弟雖然不是相關科系的
但也還算看得懂 ;lik;
在晶圓製造的部分，
有一些要補充的地方。
晶圓的製造，
比大家想像的複雜得多，
因為製造過程中不能拍照（也拍不到），
所以只能用文字來說明。
晶圓的製造，是從矽晶柱開始，
矽晶柱長得像什麼樣子呢？
就像一根香腸吧，
如果是八吋晶圓，
就是從一根直徑八吋的香腸開始做起。
那一大條八吋矽晶柱，
先切成一片一片的晶圓，
接下來才進行晶圓的生產作業。
嚴格來說，晶圓只是晶片是「基板」，
必須經過反覆進行堆疊、鍍膜、曝光、蝕刻等過程，
將電路一層一層的「做上去」。
說得詳細一點，
就是先在晶圓上，先堆疊上一層材料，
這層材料可以很薄很薄，大概只有幾個原子的厚度。
接下來，上光罩，進行曝光作業，
將光罩放在晶圓上方，
再作曝光作業，
這個過程有點像是底片的曝光過程，
光罩上則畫滿了各種電路，
從上方打下光線後，
讓晶圓上的材料曝光，
有接觸到光的部分會產生變化，
變得可蝕刻或不可蝕刻。
再來就是蝕刻，
以化學藥劑將不需要的材料沖蝕掉，
留下來的部分，就是那些細微的線路。
這個過程的控制，是晶圓好壞的關鍵，
曝光時間的長短、光源的控制、光線撓射的變化，
都要特別注意，
由於光線撓射問題比較容易出現在晶圓的周邊，
所以一般都認為，晶圓中間部位的良率會高於週邊。
蝕刻之後留下來的線路，
超乎想像的細，
而且超乎想像的「不平整」，
有時甚至會有斷線的情形，
這些畫面，都要透過幾萬倍的電子顯微鏡才能看得見。
做完一層線路之後，
必須再上一層絕緣層，
再反覆上述的作業，
直到晶圓完成，
接下來才是進行封裝作業，
封裝作業，是QK老先生的專業，
我就別搶他老人家的丰采了。 mooon
有一些要補充的地方。
晶圓的製造，
比大家想像的複雜得多，
因為製造過程中不能拍照（也拍不到），
所以只能用文字來說明。
晶圓的製造，是從矽晶柱開始，
矽晶柱長得像什麼樣子呢？
就像一根香腸吧，
如果是八吋晶圓，
就是從一根直徑八吋的香腸開始做起。
那一大條八吋矽晶柱，
先切成一片一片的晶圓，
接下來才進行晶圓的生產作業。
嚴格來說，晶圓只是晶片是「基板」，
必須經過反覆進行堆疊、鍍膜、曝光、蝕刻等過程，
將電路一層一層的「做上去」。
說得詳細一點，
就是先在晶圓上，先堆疊上一層材料，
這層材料可以很薄很薄，大概只有幾個原子的厚度。
接下來，上光罩，進行曝光作業，
將光罩放在晶圓上方，
再作曝光作業，
這個過程有點像是底片的曝光過程，
光罩上則畫滿了各種電路，
從上方打下光線後，
讓晶圓上的材料曝光，
有接觸到光的部分會產生變化，
變得可蝕刻或不可蝕刻。
再來就是蝕刻，
以化學藥劑將不需要的材料沖蝕掉，
留下來的部分，就是那些細微的線路。
這個過程的控制，是晶圓好壞的關鍵，
曝光時間的長短、光源的控制、光線撓射的變化，
都要特別注意，
由於光線撓射問題比較容易出現在晶圓的周邊，
所以一般都認為，晶圓中間部位的良率會高於週邊。
蝕刻之後留下來的線路，
超乎想像的細，
而且超乎想像的「不平整」，
有時甚至會有斷線的情形，
這些畫面，都要透過幾萬倍的電子顯微鏡才能看得見。
做完一層線路之後，
必須再上一層絕緣層，
再反覆上述的作業，
直到晶圓完成，
接下來才是進行封裝作業，
封裝作業，是QK老先生的專業，
我就別搶他老人家的丰采了。 mooon
:angry: 少來 ! 你這臭老頭兒 我才十幾歲而已好不好~
這一篇用意是要引出論壇專業人士浮出水面 我只是個亂花錢的User而已...... [/b][/quote]
看到QK弟弟這麼有心，好吧我也應該出來說一下話。說完了，繼續潛。 ;x;
