電子科技 Lauterbach TRACE32 新增可簡化 MIPS 和 ARM CPU 結合設計的除錯

[adrien]

Imagination Technologies 和領先的微處理器開發工具供應商Lauterbach宣佈，兩家公司已合作使Lauterbach廣受歡迎的TRACE32工具能夠更輕鬆地為MIPS異質CPU系統或結合MIPS CPU與ARM CPU的系統進行除錯。Lauterbach將在即將登場的全球嵌入式大會(Embedded World Conference and Exhibition)上展示這套解決方案。

Lauterbach的TRACE32是一整套的模組化微處理器開發工具，可為嵌入式設計提供整合式的除錯環境。TRACE32現在可支援多款的MIPS Release 6 CPU，其中包括新的M-class M6250，這是首款採用靈活的晶片上(on-chip)CPU除錯架構 ─ MIPS On-Chip Instrumentation (MIPS OCI) ─ 的嵌入式MIPS CPU。業者能利用MIPS OCI來確保在高度整合的異質SoC除錯過程中，將可能的風險與衝擊降至最低。

Lauterbach全球業務與行銷經理Norbert Weiss表示：「許多年來，Lauterbach一直都支援廣受歡迎的MIPS架構與核心。藉由TRACE32®，採用MIPS核心設計產品的開發人員能夠取得從bootstrap程式碼到中斷常式(interrupt routine)與驅動程式的完整除錯功能性。現在，開發人員甚至能利用TRACE32®來為結合MIPS與ARM架構的設計進行除錯。」

Imagination公司MIPS業務營運副總裁Jim Nicholas表示：「因為許多我們的客戶都採用Lauterbach工具，因此TRACE32能支援MIPS OCI是非常重要的。此新進展持續擴展了MIPS的生態系統，能為設計人員提供更廣泛的領先開發工具選擇。我們對於持續推動MIPS發展藍圖與生態系統投入了大量的心力，將能使潛在客戶考慮在其系統中選用MIPS CPU，以作為支援性的控制器或是取代其SoC中的ARM或其他CPU。目前已有多家客戶要求使用這套多重架構除錯的解決方案。」

具備交叉觸發(cross-triggering)功能的整合式即時追蹤串流
TRACE32能透過「混合模式」追蹤串流(trace stream)功能實現設計中多顆CPU的即時除錯作業。使用者能在單一的追蹤視窗中檢視交錯的結果，並有在系統層面的時間戳記可用來校準這些串流。延伸的觸發器邏輯可實現在CPU的追蹤邏輯間的交叉觸發，讓處理器相依性的除錯作業更為容易。