顯示卡 AMD R9 380X 將配HBA記憶體, TDP 300W？
- 主題發起人 soothepain
- 開始日期
angel751129
進階會員
- 已加入
- 12/13/14
- 訊息
- 296
- 互動分數
- 0
- 點數
- 16
- 年齡
- 37
angel751129
進階會員
- 已加入
- 12/13/14
- 訊息
- 296
- 互動分數
- 0
- 點數
- 16
- 年齡
- 37
http://laoyaoba.com/ss6/html/20/n-531020.html
AMD首席系統架構師張鈴蘭近期表示AMD研發的HBM內存融合GPU計劃已經得到了初步完成。
很大程度上來說，3D堆棧顯存是目前最有可能造成巨大帶寬飛躍的技術之一，不過這項技術還在試驗階段，畢竟沒人確定他們的成本很低可以馬上代替DDR5顯存，但考慮到NVIDIA和AMD都在研發類似HBM的東西。
可以認為該技術是未來滿足4K和8K分辨率下帶寬的必備武器。
關於AMD最新的斐濟芯片，張玲蘭表示近一年來，AMD都在測試HBM能否能採用到顯卡中，為了實現這樣的計劃消耗了大把時間。
然而斐濟芯片目前採用的是2.5D分離式內存來適應顯卡的需求。不過它同樣可以融入SoC和APU當中。
HBM確實足以為顯卡帶來TB級別的恐怖帶寬，甚至還可以幫助SoC和APU這樣依賴帶寬的統一尋址處理器提供質變的飛躍。
只是目前功耗和成本讓我們非常失望，目前斐濟芯片滿載300W的功耗超過了我們的預期，然而HBM內存的單價成本也迫使顯卡報價上成為問題所在。這樣的問題讓我們不得不改變原有計劃。
看來AMD方面尚不能採用20nm工藝進行芯片製造，否則也不會有如此之高的TDP功耗，不過根據推理來看，AMD目前仍舊可能是採用28nm HPM工藝。在當前GPU沒有新工藝的情 況下，看來AMD顯卡業務的進展要暫時受阻。
不過分析師也表示，如果僅僅採用28nm HPM工藝，那麼麥克斯韋架構的GM200芯片估計功耗控制能力也不會有多好，不過他們相信肯定是低於250W TDP。2.5D封裝將會比3D更適合發熱量大的顯卡GPU芯片 考慮到成本和技術成熟度，AMD可能選擇了2.5D封裝的堆棧式內存，而不是傳說中的3D。AMD官方似乎認為3D封裝的成本和難度較大，同時覆蓋過多面積導致散熱措施缺乏。而2.5D方面則是發熱量控制更好。
通過圖片可以看出，2.5D封裝對比3D要少佔用更多區域。這樣的設計方式應該說可以很節約成本的，同時更加靈活多變，對於顯卡這種需要控製成本的產品來說。HBM多少還是有些壓力很大，畢竟無意義的成本只會讓顯卡售價不佔優勢。
2.5D可是說是AMD目前考慮的靈活多變的方式，至少哪怕是失敗了還可以重新完成嘗試。
不過AMD的工程師也明確表明了，AMD近期研發的斐濟芯片可能搭載到390X顯卡中，而斐濟芯片正是代替Tahiti芯片的。
AMD臨時的計劃可能取消了百慕大芯片的試驗，反而把390X採用了斐濟芯片，而原本380X及其以下產品將會命名為“King of the hill”，因為他們沒有採用HBM內存，AMD只有390X會採用HBM內存，而且他目前看正是斐濟芯片。
而對於百慕大芯片，AMD方面則沒有任何評論。或許當今的製造工藝尚不足能滿足的斐濟芯片的需求，這讓百慕大芯片恐怕暫時無法離開實驗室。
AMD首席系統架構師張鈴蘭近期表示AMD研發的HBM內存融合GPU計劃已經得到了初步完成。
很大程度上來說，3D堆棧顯存是目前最有可能造成巨大帶寬飛躍的技術之一，不過這項技術還在試驗階段，畢竟沒人確定他們的成本很低可以馬上代替DDR5顯存，但考慮到NVIDIA和AMD都在研發類似HBM的東西。
可以認為該技術是未來滿足4K和8K分辨率下帶寬的必備武器。
關於AMD最新的斐濟芯片，張玲蘭表示近一年來，AMD都在測試HBM能否能採用到顯卡中，為了實現這樣的計劃消耗了大把時間。
然而斐濟芯片目前採用的是2.5D分離式內存來適應顯卡的需求。不過它同樣可以融入SoC和APU當中。
HBM確實足以為顯卡帶來TB級別的恐怖帶寬，甚至還可以幫助SoC和APU這樣依賴帶寬的統一尋址處理器提供質變的飛躍。
只是目前功耗和成本讓我們非常失望，目前斐濟芯片滿載300W的功耗超過了我們的預期，然而HBM內存的單價成本也迫使顯卡報價上成為問題所在。這樣的問題讓我們不得不改變原有計劃。
看來AMD方面尚不能採用20nm工藝進行芯片製造，否則也不會有如此之高的TDP功耗，不過根據推理來看，AMD目前仍舊可能是採用28nm HPM工藝。在當前GPU沒有新工藝的情 況下，看來AMD顯卡業務的進展要暫時受阻。
不過分析師也表示，如果僅僅採用28nm HPM工藝，那麼麥克斯韋架構的GM200芯片估計功耗控制能力也不會有多好，不過他們相信肯定是低於250W TDP。2.5D封裝將會比3D更適合發熱量大的顯卡GPU芯片 考慮到成本和技術成熟度，AMD可能選擇了2.5D封裝的堆棧式內存，而不是傳說中的3D。AMD官方似乎認為3D封裝的成本和難度較大，同時覆蓋過多面積導致散熱措施缺乏。而2.5D方面則是發熱量控制更好。
通過圖片可以看出，2.5D封裝對比3D要少佔用更多區域。這樣的設計方式應該說可以很節約成本的，同時更加靈活多變，對於顯卡這種需要控製成本的產品來說。HBM多少還是有些壓力很大，畢竟無意義的成本只會讓顯卡售價不佔優勢。
2.5D可是說是AMD目前考慮的靈活多變的方式，至少哪怕是失敗了還可以重新完成嘗試。
不過AMD的工程師也明確表明了，AMD近期研發的斐濟芯片可能搭載到390X顯卡中，而斐濟芯片正是代替Tahiti芯片的。
AMD臨時的計劃可能取消了百慕大芯片的試驗，反而把390X採用了斐濟芯片，而原本380X及其以下產品將會命名為“King of the hill”，因為他們沒有採用HBM內存，AMD只有390X會採用HBM內存，而且他目前看正是斐濟芯片。
而對於百慕大芯片，AMD方面則沒有任何評論。或許當今的製造工藝尚不足能滿足的斐濟芯片的需求，這讓百慕大芯片恐怕暫時無法離開實驗室。
最後編輯：
bbb1206
一般般會員
- 已加入
- 6/1/10
- 訊息
- 175
- 互動分數
- 0
- 點數
- 0
AMD最初打算在GPU部分借助TSV工藝使用3D直接堆疊DRAM的，不過現在他們決定利用一種2.5D的堆疊技術（TSV Silicon Interposer，TSV矽介入），這種方式不需要使用複雜的TSV工藝，這樣有助於提供APU/GPU的良率。
HBM/WIO2與DDR3/4融合的問題
通過TSV工藝可以提升HBM/WIO2的容量，如果用於GPU，那麼HBM全部會作為視頻顯存，取代GDDR5顯存的作用，而移動領域使用WIO2也是同樣的情況。
但在PC市場，HBM如何在低成本、大容量的情況下用作APU的記憶體就是個問題了。因此，為了提升記憶體容量就要考慮HBM與DDR3/DDR4記憶體的融合問題，這樣可以擴充記憶體容量，不過在同一個封裝上集成高頻寬的HBM/WIO2、（相對）低頻寬的DDR又是一個問題了，這就跟Haswell上集成eDRAM一樣了。
HBM/WIO2與DDR3/4融合的問題
通過TSV工藝可以提升HBM/WIO2的容量，如果用於GPU，那麼HBM全部會作為視頻顯存，取代GDDR5顯存的作用，而移動領域使用WIO2也是同樣的情況。
但在PC市場，HBM如何在低成本、大容量的情況下用作APU的記憶體就是個問題了。因此，為了提升記憶體容量就要考慮HBM與DDR3/DDR4記憶體的融合問題，這樣可以擴充記憶體容量，不過在同一個封裝上集成高頻寬的HBM/WIO2、（相對）低頻寬的DDR又是一個問題了，這就跟Haswell上集成eDRAM一樣了。
bbb1206
一般般會員
- 已加入
- 6/1/10
- 訊息
- 175
- 互動分數
- 0
- 點數
- 0
突破技術挑戰 3D IC量產可期
作者：麥利
針對下一個重大技術──3D晶片堆疊的發展，半導體產業正陷入僵局中。在這項技術適用於建構下一代高性能且低功耗的系統以前，還需要某一方取得突破性的進展，才可能進一步實現3D IC大量製造(HVM)的願景。
它可能會是格羅方德公司(Globalfoundries)在2.5D製程的代工價格方面與台積電(TSMC)打得不可開交？可能是三星公司(Samsung)試圖在智慧型手機與平板電腦領域擴展較蘋果公司(Apple)的優勢？抑或是輝達公司(NVIDIA)設法從競爭對手AMD那裡搶奪更大的GPU市場佔有率與品牌影響力？
這是日前於國際晶圓級封裝大會(IWLPC)中一場針對3D IC量產是否準備就緒的小組討論議題。該小組討論主持人──Invensas公司3D技術副總裁Sitaram Arkalgud引用國際半導體技術藍圖(ITRS)的技術量產曲線圖表示，隨著賽靈思(Xilinx) Virtex系列邁向3D、美光出貨混合式記憶體立方(HMC)工程樣片，以及富士通(Fujitsu)展示HMC堆疊原型，業界目前正來到一個技術從開發邁向量產的轉捩點，我們即將突破各種技術挑戰與僵局，實現3D IC的量產之路。
技術量產曲線圖。
長久以來，我們知道要邁向3D IC量產以前還有多項挑戰待克服──熱管理、測試、設計工具、薄晶圓處理、基礎設施、可靠性以及降低成本等。但事實上，目前除了熱議題以外，我們在技術上已經準備就緒了，整體基礎設施也已經到位──賽靈思正製造相關產品，而包括台積電、Globalfoundries、ASE等公司都宣稱已有300mm的3D TSV產線了。
這為當今業界帶來了一個更值得關注的議題：降低成本。Arkalgud強調，用戶仍主要依據成本結構來取得所需的性能。因此，“我們打造TSV並非用於取代焊線方式，而是取代了微縮至更小節點的必要性──相形之下，採用TSV提供了更好的成本效益。”
賽靈思Xilnix已出貨2.5D堆疊晶片，據稱也能提供在同一晶片上使用多個FPGA或同時使用FPGA與SERDES的產品，該公司日前並與台積電共同宣佈首款異質3D IC Virtex-7 HT系列產品正式量產，採用台積電CoWoS技術開發28奈米3D IC產品，藉由整合多晶片於單一系統而達到顯著縮小尺寸與提升功耗與效能的優勢。
賽靈思預計將在明年2月舉行的國際固態電路會議(ISSCC)上介紹一種在FPGA旁放置兩個65nm SERDES的產品。據說該公司還在開發FPGA旁邊放置ADC和DAC的元件，主要用於蜂巢式基地台。因此，這些相對高成本、低量產品的應用正緩慢擴展中。
然而，根據業界人士估計，截至目前為止，賽靈思在3D IC產品的每月銷售量還不到200片晶圓。那麼，究竟如何才能實現每個月幾萬或幾十萬片晶圓的大量銷售呢？
邏輯製造商vs記憶體製造商
根據Yole Developpement的調查報告顯示，在未來5年內，3D堆疊記憶體與3D邏輯系統單晶片(SoC)應用將是3D IC最大的成長動力。
圖2：在未來5年內，堆疊記憶體及邏輯SoC應用預計將成為推動3D IC量產的最大驅動力
台積電聲稱，該公司可為2.5D晶片堆疊提供一次購足的方案，而Globalfoundries也正努力琢磨自家的服務。事實上，開發像2.5D晶片這種複雜技術的龐大支出都足以壓得一家公司喘不過氣來了，這兩家代工廠竟能投入更高10倍的製造開銷。
AMD和NVIDIA等繪圖晶片供應商都想為其GPU旁矽中介層加進3D記憶體堆疊。然而，即使這樣建構出來的產品明顯具有更高性能與更低功耗，也並不足以成為代工廠付出更高10倍額外製造費用的好理由。
但事實上，在各種技術與製程到位後，3D IC實現量產與裝置產量的製造能力關係並不大，更重要的因素還在於由客戶來決定是否值得投資。這並不是指無法實現產品所需的產能，而是難以達到客戶願意支付的成本要求。那麼客戶在什麼情況下會願意投資呢？那當然是沒有其他辦法的不得已之時了。
因此，半導體產業在實現高量產的2.5D產品方面正處於‘先有雞還是先有蛋’的因果爭議中。
美光公司(Micron)希望其HMC能成為突破性的產品，而富士通也展示其使用多達8個HMC堆疊的電路板原型。這麼說來這種技術確實有效，也的確有其用戶存在，但卻還沒有大量市場。海力士(SK Hynix)將展示一款自行設計的記憶體堆疊，就像美光的產品一樣，這種堆疊也有4至8個DRAM晶片，可提供高達160MB/s的速度，因此這一市場也存在激烈競爭。
根據幾家潛在的客戶認為，目前還沒有任何一家3D記憶體公司做好大量供貨的準備。這一時間點或許要等到明年了。他們還期望可針對繪圖處理器推出支援的Jedec HBM介面的版本。但問題追根究底還是取決於價格。
NVIDIA公司封裝專家Abe Yee在小組討論會上對於Globalfoundries、美光、海力士與台積電等公司提出了一些建議。Yee表示，“我們已經在晶片堆疊市場上投資20億美元，儘管至今尚未得到任何回報，但還會繼續投資──供應商們也需要以同樣的方式來思考問題。”
他說：“我認為摩爾定律並不會再持續另一個20年，就算會的話，我們也必須使記憶體更靠近處理器。因此，不管你願不願意，這個市場都一定會起來，而供應商們必須認真思考如何對其進行投資。”
當然，讓其他夥伴再投資個10億說比做更容易。但另一個更重要的問題是，三星又會怎麼做呢？
三星vs蘋果
三星公司──這家韓國巨擘的產品陣容十分齊全，有DRAM、快閃記憶體、處理器，也有代工廠。該公司的4GB記憶體堆疊商用銷售也有一段時間了，因此它具有一定的3D能力。
在ARM舉辦的2013年度技術論壇上，三星甚至向與會者展示一款使用Jedec Wide IO介面將記憶體與其Exynos應用處理器堆疊在一起的3D產品。相較於區分智慧型手機SoC與記憶體的傳統作法，這種產品明顯具有更低的功耗。但三星並未透露它是否或何時會成為正式產品。
使用矽穿孔(TSV)連接邏輯與記憶體元件，以實現像智慧型手機SoC應用一樣的‘真正’3D堆疊晶片，目前還存在一些問題。例如沒人知道如何冷卻邏輯元件，以及用於TSV佈局設計的EDA工具與技巧據稱也還不成熟。
不過，無論如何，三星的工程師可能很清楚什麼時候推出用於智慧型手機的3D IC最經濟。由於三星已經在行動設備出貨數量上領先蘋果了，目前該公司並不急於採用較具風險的新技術。
與此同時，參加小組討論的一位資深工程師提供的一些資料，著實讓每個人大感意外。他表示已經對iPhone 5S中的蘋果A7處理器進行了拆解，他發現該處理器使用了一塊非常非常簡單的6層電路板──訊號、接地與訊號各二層。記憶體正出現在這塊簡單電路板的另一面。
他的分析結果顯示，蘋果已經發現一條通往3D IC的低成本道路了──將大部份智慧架構放在SoC中，而用一塊PCB作為‘陽春版的3D IC’。
因此，下一代iPhone也許就會在SoC和記憶體晶片之間使用更簡單的中介層，例如可撓性電路、玻璃或有機中介層等。對於無晶圓廠的公司來說，這是能夠和三星這一類IDM競爭的最好方式。
因此，每個人都正瞪大了眼睛仔細觀望，蘋果和三星在行動領域將如何出招？台積電與Globalfoundries，以及美光和海力士之間的角力，又將對2.5D的定價帶來什麼影響？誰又能最先取得突破？
作者：麥利
針對下一個重大技術──3D晶片堆疊的發展，半導體產業正陷入僵局中。在這項技術適用於建構下一代高性能且低功耗的系統以前，還需要某一方取得突破性的進展，才可能進一步實現3D IC大量製造(HVM)的願景。
它可能會是格羅方德公司(Globalfoundries)在2.5D製程的代工價格方面與台積電(TSMC)打得不可開交？可能是三星公司(Samsung)試圖在智慧型手機與平板電腦領域擴展較蘋果公司(Apple)的優勢？抑或是輝達公司(NVIDIA)設法從競爭對手AMD那裡搶奪更大的GPU市場佔有率與品牌影響力？
這是日前於國際晶圓級封裝大會(IWLPC)中一場針對3D IC量產是否準備就緒的小組討論議題。該小組討論主持人──Invensas公司3D技術副總裁Sitaram Arkalgud引用國際半導體技術藍圖(ITRS)的技術量產曲線圖表示，隨著賽靈思(Xilinx) Virtex系列邁向3D、美光出貨混合式記憶體立方(HMC)工程樣片，以及富士通(Fujitsu)展示HMC堆疊原型，業界目前正來到一個技術從開發邁向量產的轉捩點，我們即將突破各種技術挑戰與僵局，實現3D IC的量產之路。
技術量產曲線圖。
長久以來，我們知道要邁向3D IC量產以前還有多項挑戰待克服──熱管理、測試、設計工具、薄晶圓處理、基礎設施、可靠性以及降低成本等。但事實上，目前除了熱議題以外，我們在技術上已經準備就緒了，整體基礎設施也已經到位──賽靈思正製造相關產品，而包括台積電、Globalfoundries、ASE等公司都宣稱已有300mm的3D TSV產線了。
這為當今業界帶來了一個更值得關注的議題：降低成本。Arkalgud強調，用戶仍主要依據成本結構來取得所需的性能。因此，“我們打造TSV並非用於取代焊線方式，而是取代了微縮至更小節點的必要性──相形之下，採用TSV提供了更好的成本效益。”
賽靈思Xilnix已出貨2.5D堆疊晶片，據稱也能提供在同一晶片上使用多個FPGA或同時使用FPGA與SERDES的產品，該公司日前並與台積電共同宣佈首款異質3D IC Virtex-7 HT系列產品正式量產，採用台積電CoWoS技術開發28奈米3D IC產品，藉由整合多晶片於單一系統而達到顯著縮小尺寸與提升功耗與效能的優勢。
賽靈思預計將在明年2月舉行的國際固態電路會議(ISSCC)上介紹一種在FPGA旁放置兩個65nm SERDES的產品。據說該公司還在開發FPGA旁邊放置ADC和DAC的元件，主要用於蜂巢式基地台。因此，這些相對高成本、低量產品的應用正緩慢擴展中。
然而，根據業界人士估計，截至目前為止，賽靈思在3D IC產品的每月銷售量還不到200片晶圓。那麼，究竟如何才能實現每個月幾萬或幾十萬片晶圓的大量銷售呢？
邏輯製造商vs記憶體製造商
根據Yole Developpement的調查報告顯示，在未來5年內，3D堆疊記憶體與3D邏輯系統單晶片(SoC)應用將是3D IC最大的成長動力。
圖2：在未來5年內，堆疊記憶體及邏輯SoC應用預計將成為推動3D IC量產的最大驅動力
台積電聲稱，該公司可為2.5D晶片堆疊提供一次購足的方案，而Globalfoundries也正努力琢磨自家的服務。事實上，開發像2.5D晶片這種複雜技術的龐大支出都足以壓得一家公司喘不過氣來了，這兩家代工廠竟能投入更高10倍的製造開銷。
AMD和NVIDIA等繪圖晶片供應商都想為其GPU旁矽中介層加進3D記憶體堆疊。然而，即使這樣建構出來的產品明顯具有更高性能與更低功耗，也並不足以成為代工廠付出更高10倍額外製造費用的好理由。
但事實上，在各種技術與製程到位後，3D IC實現量產與裝置產量的製造能力關係並不大，更重要的因素還在於由客戶來決定是否值得投資。這並不是指無法實現產品所需的產能，而是難以達到客戶願意支付的成本要求。那麼客戶在什麼情況下會願意投資呢？那當然是沒有其他辦法的不得已之時了。
因此，半導體產業在實現高量產的2.5D產品方面正處於‘先有雞還是先有蛋’的因果爭議中。
美光公司(Micron)希望其HMC能成為突破性的產品，而富士通也展示其使用多達8個HMC堆疊的電路板原型。這麼說來這種技術確實有效，也的確有其用戶存在，但卻還沒有大量市場。海力士(SK Hynix)將展示一款自行設計的記憶體堆疊，就像美光的產品一樣，這種堆疊也有4至8個DRAM晶片，可提供高達160MB/s的速度，因此這一市場也存在激烈競爭。
根據幾家潛在的客戶認為，目前還沒有任何一家3D記憶體公司做好大量供貨的準備。這一時間點或許要等到明年了。他們還期望可針對繪圖處理器推出支援的Jedec HBM介面的版本。但問題追根究底還是取決於價格。
NVIDIA公司封裝專家Abe Yee在小組討論會上對於Globalfoundries、美光、海力士與台積電等公司提出了一些建議。Yee表示，“我們已經在晶片堆疊市場上投資20億美元，儘管至今尚未得到任何回報，但還會繼續投資──供應商們也需要以同樣的方式來思考問題。”
他說：“我認為摩爾定律並不會再持續另一個20年，就算會的話，我們也必須使記憶體更靠近處理器。因此，不管你願不願意，這個市場都一定會起來，而供應商們必須認真思考如何對其進行投資。”
當然，讓其他夥伴再投資個10億說比做更容易。但另一個更重要的問題是，三星又會怎麼做呢？
三星vs蘋果
三星公司──這家韓國巨擘的產品陣容十分齊全，有DRAM、快閃記憶體、處理器，也有代工廠。該公司的4GB記憶體堆疊商用銷售也有一段時間了，因此它具有一定的3D能力。
在ARM舉辦的2013年度技術論壇上，三星甚至向與會者展示一款使用Jedec Wide IO介面將記憶體與其Exynos應用處理器堆疊在一起的3D產品。相較於區分智慧型手機SoC與記憶體的傳統作法，這種產品明顯具有更低的功耗。但三星並未透露它是否或何時會成為正式產品。
使用矽穿孔(TSV)連接邏輯與記憶體元件，以實現像智慧型手機SoC應用一樣的‘真正’3D堆疊晶片，目前還存在一些問題。例如沒人知道如何冷卻邏輯元件，以及用於TSV佈局設計的EDA工具與技巧據稱也還不成熟。
不過，無論如何，三星的工程師可能很清楚什麼時候推出用於智慧型手機的3D IC最經濟。由於三星已經在行動設備出貨數量上領先蘋果了，目前該公司並不急於採用較具風險的新技術。
與此同時，參加小組討論的一位資深工程師提供的一些資料，著實讓每個人大感意外。他表示已經對iPhone 5S中的蘋果A7處理器進行了拆解，他發現該處理器使用了一塊非常非常簡單的6層電路板──訊號、接地與訊號各二層。記憶體正出現在這塊簡單電路板的另一面。
他的分析結果顯示，蘋果已經發現一條通往3D IC的低成本道路了──將大部份智慧架構放在SoC中，而用一塊PCB作為‘陽春版的3D IC’。
因此，下一代iPhone也許就會在SoC和記憶體晶片之間使用更簡單的中介層，例如可撓性電路、玻璃或有機中介層等。對於無晶圓廠的公司來說，這是能夠和三星這一類IDM競爭的最好方式。
因此，每個人都正瞪大了眼睛仔細觀望，蘋果和三星在行動領域將如何出招？台積電與Globalfoundries，以及美光和海力士之間的角力，又將對2.5D的定價帶來什麼影響？誰又能最先取得突破？
angel751129
進階會員
- 已加入
- 12/13/14
- 訊息
- 296
- 互動分數
- 0
- 點數
- 16
- 年齡
- 37
angel751129
進階會員
- 已加入
- 12/13/14
- 訊息
- 296
- 互動分數
- 0
- 點數
- 16
- 年齡
- 37
在這邊另外補充 相關內容
AMD下一代旗艦卡R9 390X將會擁有4096個流處理器，同時搭配4GB 1GHz HBM顯存，可提供4096-bit位寬、640GB/s帶寬，十分恐怖。當然這些指標猜測的成分非常大，最終不一定如此，但是以HBM的潛力，無疑可以做得相當高。
3D堆棧式內存是一個全新概念的技術，Hynix公司研發的該類產品一共具備兩個品種，一個是主要用於網絡和提高圖形性能的HBM內存，另外一個用於主內存的3DS，而AMD與Hynix公司聯合開發的正是足以提供龐大帶寬的HBM內存，目的就是為新一代APU提供強力內存性能，滿足GPU和CPU融合需求
而HBM內存同樣可以用於顯卡的PCB之上，採用了獨特TSV穿孔技術的HBM支持多種1024通道，可以提供比傳統DDR5顯存多65%的性能。因此更大的帶寬勢必可以彌補DDR5的弱勢。不僅可以大幅度強化顯卡的顯存帶寬，更可以降低顯存的功耗。
所以AMD高級理事Byran Black也曾公開表示：HBM內存將會改變CPU,GPU以及APU。是AMD獨家具備一向創舉。
3D堆棧式內存確實全面領先當前任何的DDR5以及DDR4。不僅可以通過較少的功耗提供恐怖的帶寬數值。甚至可以一勞永逸的讓GPU和APU一同受益。真可以說是一次性開發，多線產品受益。這種戰略方針具備重大意義。這也預示著AMD未來將會放棄DDR4內存，將APU以及顯卡同時發展向HBM技術。
“ 使用堆棧式HBM和矽中介層，開發了全球第一款300W 2.5D獨立GPU SoC。
首先，這再次確認了AMD正在全力引入HBM技術，已經毋庸置疑。
其次，所謂矽中介層(silicon interposer)是一種半導體封裝工藝，向立體堆疊邁進但還只是個過渡技術，所以稱之為2.5D技術，與後邊的描述相對應。
最後，SoC就是單芯片，這意味著AMD應該是把HBM顯存直接封裝到了GPU芯片內部，這肯定也是功耗比較高、核心規模較大的原因之一。
AMD下一代旗艦卡R9 390X將會擁有4096個流處理器，同時搭配4GB 1GHz HBM顯存，可提供4096-bit位寬、640GB/s帶寬，十分恐怖。當然這些指標猜測的成分非常大，最終不一定如此，但是以HBM的潛力，無疑可以做得相當高。
3D堆棧式內存是一個全新概念的技術，Hynix公司研發的該類產品一共具備兩個品種，一個是主要用於網絡和提高圖形性能的HBM內存，另外一個用於主內存的3DS，而AMD與Hynix公司聯合開發的正是足以提供龐大帶寬的HBM內存，目的就是為新一代APU提供強力內存性能，滿足GPU和CPU融合需求
而HBM內存同樣可以用於顯卡的PCB之上，採用了獨特TSV穿孔技術的HBM支持多種1024通道，可以提供比傳統DDR5顯存多65%的性能。因此更大的帶寬勢必可以彌補DDR5的弱勢。不僅可以大幅度強化顯卡的顯存帶寬，更可以降低顯存的功耗。
所以AMD高級理事Byran Black也曾公開表示：HBM內存將會改變CPU,GPU以及APU。是AMD獨家具備一向創舉。
3D堆棧式內存確實全面領先當前任何的DDR5以及DDR4。不僅可以通過較少的功耗提供恐怖的帶寬數值。甚至可以一勞永逸的讓GPU和APU一同受益。真可以說是一次性開發，多線產品受益。這種戰略方針具備重大意義。這也預示著AMD未來將會放棄DDR4內存，將APU以及顯卡同時發展向HBM技術。
“ 使用堆棧式HBM和矽中介層，開發了全球第一款300W 2.5D獨立GPU SoC。
首先，這再次確認了AMD正在全力引入HBM技術，已經毋庸置疑。
其次，所謂矽中介層(silicon interposer)是一種半導體封裝工藝，向立體堆疊邁進但還只是個過渡技術，所以稱之為2.5D技術，與後邊的描述相對應。
最後，SoC就是單芯片，這意味著AMD應該是把HBM顯存直接封裝到了GPU芯片內部，這肯定也是功耗比較高、核心規模較大的原因之一。
