- 已加入
- 9/12/11
- 訊息
- 1,182
- 互動分數
- 1
- 點數
- 38
期待28nm HPM真身露面 台積電28nm制程技術回顧總結
台積電目前最高端的制程平臺無疑是其28nm CMOS平臺。Chipworks網站的分析師認為，未來幾年內，這個平臺將是有史以來帶給台積電及其客戶最豐厚利潤的平臺。而台積電總裁張仲謀則寄望28nm平臺的總產量能超過65nm平臺，峰值產量達到每月13萬片晶圓。
過去，台積電在對待其FPGA產品客戶如Altera，Xilinx的產品制程升級時，升級的步調總是相對緩慢，不過到28nm節點，高通等移動領域的晶片廠商加入了他們的客戶陣營，客戶的需求發生了變化，台積電的制程轉換速度在其帶動下，也開始變得步調更快。儘管今年第一季度其28nm制程產品占總銷售量的比例僅有5%，但到今年最後第一季度，這個比例數字有望超過20%。
最近SEMATECH組織召開了第9次高級柵堆疊技術會議，會上臺積電展示了其28nm平臺的產品陣營劃分狀況。從介紹中可見，其28nm平臺目前有四個版本，目前有關的產品已經開始大量銷售，銷售的物件包括Xilinx, Altera, AMD, 高通等其它廠商。
台積電成立於1987年，目前是世界最大的代工商，2011年的營收額高達145億美元。據其官網的介紹，其2011年的總產能為1320萬片（8英寸），其生產的產品種類從>0.5um制程直至28nm制程不等。
台積電的28nm制程產品從2010年開始投產，共分四種類型，代號分別是HP/HPM/HPL/LP。我們過去曾經分析過其HP/HPL/LP三種制程的產品。從28nm節點起，台積電開始正式啟用high-k金屬柵電晶體技術（HKMG）。其中HP/HPL兩種產品使用了HKMG技術，而LP產品則仍採用傳統的多晶矽柵極，柵絕緣層採用ONO技術。台積電自稱28nm產品2010年便開始投產，然而直到2011年中期，才有實際的產品送到研究分析人員的手上。
最先採用台積電28nm制程技術的仍然是Xilinx和Altera兩家FPGA巨頭。這類產品的特點是單價高，但產量需求少，這樣對產品良率的要求便不是很高，而新制程技術實施的前期，其良率也正好處在從低到高上升的過程中，這就是為什麼這些廠商總是先啟用較新制程技術的原因。所以最先到達我們分析室的產品總是來自這類廠商的。比如2002年130nm時代的Altera Stratix，2004年90nm時代的Altera Stratix II，再早的還有柵觸點距為530nm的Altera Stratix，採用了多晶矽柵極摻鈷技術製作柵極，相比之下Stratix II 的柵觸點距則為370nm。
Altera Stratix II 90 nm Transistor - TEM
1- 28nm HPL篇：Xilinx XC7K325T Kintex-7
最先到達我們實驗室的台積電28nm產品是Xilinx XC7K325T Kintex-7。我們曾在2011年的7月份發佈了有關的研究報告。XC7K325T基於台積電28nm HPL技術，金屬互聯層數為11層。台積電在這種HKMG電晶體的溝道上實施了晶向工程，通過旋轉晶圓將溝道的晶向變為<100>,以增加PMOS電晶體的性能，不過在PMOS管的漏源極中並沒有使用嵌入Si/Ge技術。其柵極的金相結構非常類似於Intel的32nm產品，其PMOS柵絕緣層上的金屬柵極材料同樣是TiN，NMOS同樣是TiAlN（請參考我們過去的文章 http://www.cnbeta.com/articles/1488...下端則鋪設矽氧化物層。柵極採用多晶矽柵置換技術製造，即所謂的後柵極技術，與Intel類似。
後柵極的製造流程簡單說就是先形成多晶矽柵極並完成漏源極退火處理，最後再去掉多晶矽柵，用不同的金屬柵極材料先後填充NMOS和PMOS的柵極。XC7K325T的柵觸點距為120nm。按照台積電的說法，28nm HPL專門面向高性能，低漏電水準的晶片產品。
Xilinx XC7K325T Kintex-7 TSMC 28 nm HPL - Plan View TEM
2- 28nm HP篇1：Altera 5SGXEA7K2F40C2ES Stratix V
隨後我們又分析了另外一款基於台積電28nm制程的產品Altera 5SGXEA7K2F40C2ES Stratix V，我們的報告發佈日期是2011年10月份。Altera 5SGXEA7K2F40C2ES Stratix V採用的是台積電的28nm HP制程，這種制程的特點是在PMOS管的漏源極中採用了嵌入式SiGe技術來增加溝道應變，產品的金屬互聯層數為12層。其柵極結構與28nm HPL制程基本相同，但絕緣層下部的SiO2層厚度相對更薄(1.2nm厚度)以便利於提升性能表現。5SGXEA7K2F40C2ES產品中，電晶體的觸點距為120nm。按台積電的說法，28nm HP制程面向的是高速，高性能產品，並宣稱該產品比40nm制程產品速度提升45%，而漏電水準則相近。
http://www.chipworks.com/blog/technologyblog/files/2012/12/figure-3-stratixV.jpg
Altera 5SGXEA7K2F40C2 Stratix V 28 nm HP PMOS - TEM
FPGA產品中的SRAM密度一般不會很高。相比之下AMD和nVidia的圖形晶片產品則SRAM密度較高，兩家公司也都是台積電28nm制程的先鋒人物，他們的圖形晶片產品中採用了極大數量的高密度6T-SRAM。我們發現，通常台積電新制程的全部新技術，都是首先完整地應用到AMD/ATI或者nVidia的產品上，當然也包括高密度SRAM。
3- 28nm HP篇2：AMD RadeonTM HD 7970
今年早些時候，我們粗略分析了AMD RadeonTM HD 7970 215-0821060圖形晶片，這款產品採用的是台積電的28nm HP制程。根據我們的TEM分析結果，215-0821060的電晶體結構與Altera Stratix V 是完全相同的，畢竟兩者都基於28nm HP制程。SRAM方面，215-0821060的6T-SRAM單元面積為0.16平方微米，SRAM電晶體採用共軸佈置方式。相比之下，90nm制程的ATI 215PADAKA12FG（X1950 Pro）的SRAM單元面積則超過了前者的5倍，為0.86平方微米。
AMD 215-0821060 28 nm HP 6T-SRAM at Poly - Plan View SEM
4- 28nm LP篇：高通MSM8960 Snapdragon S4
2012年早些時候，我們找到了一款使用台積電28nm LP制程技術製造的產品：高通MSM8960 Snapdragon S4，這是一款SOC晶片。28nm LP制程中，採用了多晶矽柵極和漏源極嵌入式SiGe技術（可增加PMOS管的性能）。基於28nm LP制程的產品顯然是首款通過台積電所有驗證性測試的制程產品。他們宣稱28nm LP制程產品成本低，且便於產品快速推出，非常適合需要低待機功耗的產品，如無線基帶晶片等。這種制程產品的速度相比40nm制程提升20%，漏電水準則與後者持平。
這款制程產品的柵觸點距尺寸為120nm。可以說台積電28nm LP制程基本上是其40nm LP的完全微縮版+嵌入式SiGe漏源極而來。大家都知道台積電40nm LP制程的應用物件之一正是nVidia的Tegra T20-H-A2處理器，其邏輯電路區域的電晶體柵觸點距為160nm。
Qualcomm MSM8960 28 nm LP Snapdragon S3 Transistor Gate - TEM
5- 28nm HPM篇：Apple A6+？？
第四也就是最後一種台積電推出的28nm制程則是HPM制程。這種制程面向移動應用，因此主要的需求是擁有高性能的同時，功耗表現也要有所改善
。台積電宣稱HPM的運行速度要高於HP，而漏電水準則可與LP制程齊平.因此這種制程很適合從網路，平板產品，到移動消費級產品等。目前還沒有基於HPM制程的產品面世。不過透露一下，我們很快就會弄到一塊這樣的樣品--這塊樣品很可能是Apple A6的升級產品哦~~~~
cnBeta編譯
原文：CHIPWORKS R.Williamson
台積電目前最高端的制程平臺無疑是其28nm CMOS平臺。Chipworks網站的分析師認為，未來幾年內，這個平臺將是有史以來帶給台積電及其客戶最豐厚利潤的平臺。而台積電總裁張仲謀則寄望28nm平臺的總產量能超過65nm平臺，峰值產量達到每月13萬片晶圓。
過去，台積電在對待其FPGA產品客戶如Altera，Xilinx的產品制程升級時，升級的步調總是相對緩慢，不過到28nm節點，高通等移動領域的晶片廠商加入了他們的客戶陣營，客戶的需求發生了變化，台積電的制程轉換速度在其帶動下，也開始變得步調更快。儘管今年第一季度其28nm制程產品占總銷售量的比例僅有5%，但到今年最後第一季度，這個比例數字有望超過20%。
最近SEMATECH組織召開了第9次高級柵堆疊技術會議，會上臺積電展示了其28nm平臺的產品陣營劃分狀況。從介紹中可見，其28nm平臺目前有四個版本，目前有關的產品已經開始大量銷售，銷售的物件包括Xilinx, Altera, AMD, 高通等其它廠商。
台積電成立於1987年，目前是世界最大的代工商，2011年的營收額高達145億美元。據其官網的介紹，其2011年的總產能為1320萬片（8英寸），其生產的產品種類從>0.5um制程直至28nm制程不等。
台積電的28nm制程產品從2010年開始投產，共分四種類型，代號分別是HP/HPM/HPL/LP。我們過去曾經分析過其HP/HPL/LP三種制程的產品。從28nm節點起，台積電開始正式啟用high-k金屬柵電晶體技術（HKMG）。其中HP/HPL兩種產品使用了HKMG技術，而LP產品則仍採用傳統的多晶矽柵極，柵絕緣層採用ONO技術。台積電自稱28nm產品2010年便開始投產，然而直到2011年中期，才有實際的產品送到研究分析人員的手上。
最先採用台積電28nm制程技術的仍然是Xilinx和Altera兩家FPGA巨頭。這類產品的特點是單價高，但產量需求少，這樣對產品良率的要求便不是很高，而新制程技術實施的前期，其良率也正好處在從低到高上升的過程中，這就是為什麼這些廠商總是先啟用較新制程技術的原因。所以最先到達我們分析室的產品總是來自這類廠商的。比如2002年130nm時代的Altera Stratix，2004年90nm時代的Altera Stratix II，再早的還有柵觸點距為530nm的Altera Stratix，採用了多晶矽柵極摻鈷技術製作柵極，相比之下Stratix II 的柵觸點距則為370nm。
Altera Stratix II 90 nm Transistor - TEM
1- 28nm HPL篇：Xilinx XC7K325T Kintex-7
最先到達我們實驗室的台積電28nm產品是Xilinx XC7K325T Kintex-7。我們曾在2011年的7月份發佈了有關的研究報告。XC7K325T基於台積電28nm HPL技術，金屬互聯層數為11層。台積電在這種HKMG電晶體的溝道上實施了晶向工程，通過旋轉晶圓將溝道的晶向變為<100>,以增加PMOS電晶體的性能，不過在PMOS管的漏源極中並沒有使用嵌入Si/Ge技術。其柵極的金相結構非常類似於Intel的32nm產品，其PMOS柵絕緣層上的金屬柵極材料同樣是TiN，NMOS同樣是TiAlN（請參考我們過去的文章 http://www.cnbeta.com/articles/1488...下端則鋪設矽氧化物層。柵極採用多晶矽柵置換技術製造，即所謂的後柵極技術，與Intel類似。
後柵極的製造流程簡單說就是先形成多晶矽柵極並完成漏源極退火處理，最後再去掉多晶矽柵，用不同的金屬柵極材料先後填充NMOS和PMOS的柵極。XC7K325T的柵觸點距為120nm。按照台積電的說法，28nm HPL專門面向高性能，低漏電水準的晶片產品。
Xilinx XC7K325T Kintex-7 TSMC 28 nm HPL - Plan View TEM
2- 28nm HP篇1：Altera 5SGXEA7K2F40C2ES Stratix V
隨後我們又分析了另外一款基於台積電28nm制程的產品Altera 5SGXEA7K2F40C2ES Stratix V，我們的報告發佈日期是2011年10月份。Altera 5SGXEA7K2F40C2ES Stratix V採用的是台積電的28nm HP制程，這種制程的特點是在PMOS管的漏源極中採用了嵌入式SiGe技術來增加溝道應變，產品的金屬互聯層數為12層。其柵極結構與28nm HPL制程基本相同，但絕緣層下部的SiO2層厚度相對更薄(1.2nm厚度)以便利於提升性能表現。5SGXEA7K2F40C2ES產品中，電晶體的觸點距為120nm。按台積電的說法，28nm HP制程面向的是高速，高性能產品，並宣稱該產品比40nm制程產品速度提升45%，而漏電水準則相近。
http://www.chipworks.com/blog/technologyblog/files/2012/12/figure-3-stratixV.jpg
Altera 5SGXEA7K2F40C2 Stratix V 28 nm HP PMOS - TEM
FPGA產品中的SRAM密度一般不會很高。相比之下AMD和nVidia的圖形晶片產品則SRAM密度較高，兩家公司也都是台積電28nm制程的先鋒人物，他們的圖形晶片產品中採用了極大數量的高密度6T-SRAM。我們發現，通常台積電新制程的全部新技術，都是首先完整地應用到AMD/ATI或者nVidia的產品上，當然也包括高密度SRAM。
3- 28nm HP篇2：AMD RadeonTM HD 7970
今年早些時候，我們粗略分析了AMD RadeonTM HD 7970 215-0821060圖形晶片，這款產品採用的是台積電的28nm HP制程。根據我們的TEM分析結果，215-0821060的電晶體結構與Altera Stratix V 是完全相同的，畢竟兩者都基於28nm HP制程。SRAM方面，215-0821060的6T-SRAM單元面積為0.16平方微米，SRAM電晶體採用共軸佈置方式。相比之下，90nm制程的ATI 215PADAKA12FG（X1950 Pro）的SRAM單元面積則超過了前者的5倍，為0.86平方微米。
AMD 215-0821060 28 nm HP 6T-SRAM at Poly - Plan View SEM
4- 28nm LP篇：高通MSM8960 Snapdragon S4
2012年早些時候，我們找到了一款使用台積電28nm LP制程技術製造的產品：高通MSM8960 Snapdragon S4，這是一款SOC晶片。28nm LP制程中，採用了多晶矽柵極和漏源極嵌入式SiGe技術（可增加PMOS管的性能）。基於28nm LP制程的產品顯然是首款通過台積電所有驗證性測試的制程產品。他們宣稱28nm LP制程產品成本低，且便於產品快速推出，非常適合需要低待機功耗的產品，如無線基帶晶片等。這種制程產品的速度相比40nm制程提升20%，漏電水準則與後者持平。
這款制程產品的柵觸點距尺寸為120nm。可以說台積電28nm LP制程基本上是其40nm LP的完全微縮版+嵌入式SiGe漏源極而來。大家都知道台積電40nm LP制程的應用物件之一正是nVidia的Tegra T20-H-A2處理器，其邏輯電路區域的電晶體柵觸點距為160nm。
Qualcomm MSM8960 28 nm LP Snapdragon S3 Transistor Gate - TEM
5- 28nm HPM篇：Apple A6+？？
第四也就是最後一種台積電推出的28nm制程則是HPM制程。這種制程面向移動應用，因此主要的需求是擁有高性能的同時，功耗表現也要有所改善
。台積電宣稱HPM的運行速度要高於HP，而漏電水準則可與LP制程齊平.因此這種制程很適合從網路，平板產品，到移動消費級產品等。目前還沒有基於HPM制程的產品面世。不過透露一下，我們很快就會弄到一塊這樣的樣品--這塊樣品很可能是Apple A6的升級產品哦~~~~
cnBeta編譯
原文：CHIPWORKS R.Williamson
