處理器 Tiger Lake Y 的 L3 快取提升, 每核心3MB

現在幾個新的 Tiger Lake Y(TGL-Y)和 Tiger Lake U(TGL-U)相關資料已經開始出現在 Geekbench 4 和 SiSoftware 資料庫中。Tiger Lake 是計劃定於明年接替 Ice Lake(ICL)的下一代 Intel 處理器。



從 Geekbench 4 的新資料中可以看到這顆 Tiger Lake Y 處理器具有4核心8執行緒,與之前7月份發現的處理器相同。但是這一次可以看到有關快取配置的更多訊息。這顆 Tiger Lake Y 處理器具有高達12MB的 L3 快取,這相當於每核心3MB。相比之下,Ice Lake 僅僅具有每個內核512KB的 L1 和2MB的 L3 快取。



Tiger Lake 處理器將採用 Intel 的 Gen 12(第12代)圖形處理單元。Gen 12 內顯將會是 Intel 十年來內顯架構變化最大的一代,每個子區塊的 EU 數量從8個增加到16個,有助於 GPU 的規模擴大,Xe 顯卡也會基於 Gen 12 架構,並將採用為“顯示狀態快取(Display State Buffer)”的新技術,可以幫助減少加載時間和 CPU 活動,從而使內容切換更快。

Gen 12 擁有多達96個執行單元(EU),總共有768個著色器,而 Gen 11 最多僅具有64個執行單元(EU),因此 Gen 12 內顯相比 Gen 11 最少有50%的效能提升。







來源