Intel 早前曾提出過經典的 Tick-Tock 規則，架構和製程每隔兩年交替升級一次，但是實際上製程的升級到了14nm就卡住了，而到了10nm更是栽了個大跟斗，導致台積電直接追了上來，但從最近曝光的 Roadmap 上可以看到他們仍嘗試恢復兩年升級一次製程的節奏，預計2021年會推出7nm，而之後則是5nm、3nm、2nm和1.4nm
來自wikichip的消息，在 IEEE 國際電子設備會議上，ASML首席執行官Martin van den Brink的演講中有一頁 Intel 未來製程線路圖，它顯示了 Intel 今年有10nm，2021年的7nm和2023年5nm的發展和定義，到了2025年還有3nm，2027年會進化到2nm，而2029年，則會有1.4nm。
而每個節點之間，將會有製程的改良版本+和++，這樣可以更好的發掘之前製程節點的潛力，唯一例外的是現在的10nm，因為現在的10nm製程準確來說應該是10nm+ ，最初期的10nm是那個只有少量出貨的 Cannon Lake，明年會有10nm++，而2021年則是10nm+++，同年 Intel 也會推出7nm EUV 製程。
而且這張幻燈片上也有提到反向移植，他們設計晶片時會同時兼容新和舊兩種製程，如果新製程進展順利的話就直接使用新製程生產，如果進展不順利的話只需要較少的時間使用交舊製程的++版本生產新架構的處理器，這應該是 Intel 這幾年的慘痛經歷得出的教訓，Intel 允許任何第一代7nm設計都可以反向移植到10nm+++，5nm的設計可以反向移植到7nm++，3nm可移植到5nm++等等。
目前已經確定 Intel 的下一個製程節點7nm會使用 EUV 製程，而去年的架構日上，Raja Koduri 也透露過未來的5nm可能會從現有的 FinFET 技術轉移到全能門 GAA 技術，而且可能使用高 NA EUV 製程，2023年也和 ASML 銷售高 NA EUV 光刻機的時間重疊，至於更先進的3nm、2nm和1.4nm製程，Intel 目前還處於尋路模式，和以往一樣 Intel 在尋找新材料、新晶體管設計等，現在談論還太早。
來源
來自wikichip的消息，在 IEEE 國際電子設備會議上，ASML首席執行官Martin van den Brink的演講中有一頁 Intel 未來製程線路圖，它顯示了 Intel 今年有10nm，2021年的7nm和2023年5nm的發展和定義，到了2025年還有3nm，2027年會進化到2nm，而2029年，則會有1.4nm。
而每個節點之間，將會有製程的改良版本+和++，這樣可以更好的發掘之前製程節點的潛力，唯一例外的是現在的10nm，因為現在的10nm製程準確來說應該是10nm+ ，最初期的10nm是那個只有少量出貨的 Cannon Lake，明年會有10nm++，而2021年則是10nm+++，同年 Intel 也會推出7nm EUV 製程。
而且這張幻燈片上也有提到反向移植，他們設計晶片時會同時兼容新和舊兩種製程，如果新製程進展順利的話就直接使用新製程生產，如果進展不順利的話只需要較少的時間使用交舊製程的++版本生產新架構的處理器，這應該是 Intel 這幾年的慘痛經歷得出的教訓，Intel 允許任何第一代7nm設計都可以反向移植到10nm+++，5nm的設計可以反向移植到7nm++，3nm可移植到5nm++等等。
目前已經確定 Intel 的下一個製程節點7nm會使用 EUV 製程，而去年的架構日上，Raja Koduri 也透露過未來的5nm可能會從現有的 FinFET 技術轉移到全能門 GAA 技術，而且可能使用高 NA EUV 製程，2023年也和 ASML 銷售高 NA EUV 光刻機的時間重疊，至於更先進的3nm、2nm和1.4nm製程，Intel 目前還處於尋路模式，和以往一樣 Intel 在尋找新材料、新晶體管設計等，現在談論還太早。
來源
