[新聞&轉貼]Prescott處理器的問題出在設計而非製程技術

s900221

高級會員
已加入
9/27/03
訊息
873
互動分數
0
點數
0
上網時間:2004年08月17日

當Intel的技術研究人員從四年前開始,在美國奧勒崗州Hillsboro市的製程研發中心開發90奈米製程技術時,釵h工程師便發現,利用在矽晶通道產生應變的方式,可以產生更卓越的性能,雖然當時並不完全瞭解它的機制。

歷經六個月的研究後,該團隊發現,在源極和漏極區域沉積一矽鍺層,便至少可以提升PMOS的性能達三成之多。「我們花了六個月的時間,才知道如何處理這個問題;」該團隊的一名工程師表示,「但我們得另外再花三年半的時間,並且是在每週工作七天的情況下,才能得到良率。」

但是,Intel在首次宣佈使用某種形式的應變矽時,卻特意模糊此一焦點,僅表示該公司所開發的新技術僅需額外增加5%的成本,即可大幅提升其效率。在稍後於去年十二月所舉行的「International Electron Devices Meeting」中,才提出其所謂「單軸」技術的有關詳情。

當時業界並不看好此一新製程技術,並認定它將會因良率無法提升而終告失敗。這種說法現在看來顯然並不正確:Intel表示,自今年第三季起該公司大多數的處理器均將採用此90奈米製程技術。

然而,在2004年五月,Intel卻提出將取消其名為Tejas的單核心處理器計劃,而改採雙核心的設計。分析師們針對此一宣佈,紛紛提出了質疑:「Intel的90奈米製程技術,究竟出了什麼問題?」Insight64的分析師Nathan Brookwood找到了答案,他說問題就出在Prescott的處理器設計。

一位在Hillsboro研發團隊的電路設計經理表示,他早在兩年前就曾因為注意到Prescott的深層管線(deep pipeline)可能導致耗電的問題而發出警語。他說:「我們曾告訴公司這個問題的嚴重性。由於管線過深,因此必須轉而採用Centrino架構的方向來設計才行。」

無論如何,Intel的製程工程師在90奈米技術創新上立了大央C如果因為Prescott的耗電問題,而被拿來作為不值得在此創新技術上投資的藉口,那終究將會產生反效果;就好像是應變矽一樣,未來,它還必須在時脈速度上再作進一步的提升,即使是應用在多核心處理器的設計亦然。美國由於一向在矽晶方面的研究投資不足,因此,更要當心任何似是而非的理由來誤導研發技術進步的方向。

作者:David Lammers / EE Times

原文出處: 電子工程專輯
=====================

我有訂電子報啦, 新聞貼在這版不知道對不對= =a
連他們內部員工都已經反應過Prescott這種設計會引起的耗電量缺陷了
陰袋兒再執迷不悟的話, 可能全地球只剩下忠狗DELL要貼他的屁股了 :D
附帶一點, AMD的中文命名真的滿俗的 |||
Athlon= 速龍; Duron=度龍, Sempron的中文名稱好像出來了, 叫做閃龍 ||| :
>  :blink:
 

lucky4283

榮譽會員
已加入
9/23/03
訊息
1,801
互動分數
2
點數
38
年齡
36
網站
造訪網站
感謝分享 :star:
 

賴同學

喇賽達人
已加入
5/29/04
訊息
1,520
互動分數
0
點數
36
網站
www.gspot.idv.tw
謝謝這位大大分享
 

jenfuhung

奕塵富
已加入
11/15/03
訊息
780
互動分數
0
點數
0
年齡
47
再不努力就要江山不保啦!
趕快認錯,快點出新的產品!
 

kevia

進階會員
已加入
10/15/03
訊息
436
互動分數
0
點數
16
豬牽到北京還是豬
 

asperen

榮譽會員
已加入
9/23/03
訊息
1,622
互動分數
0
點數
36
基本上 深階的CPU本來就會耗電 :ph34r: 加上高頻率 更加的熱 :ph34r:

致命的一擊是L2加到1M 熱翻了 :D:
 

Capriaquar

進階會員
已加入
12/5/03
訊息
293
互動分數
0
點數
0
Originally posted by asperen@Aug 17 2004, 11:35 PM
基本上 深階的CPU本來就會耗電 :ph34r: 加上高頻率 更加的熱 :ph34r:

致命的一擊是L2加到1M 熱翻了 :D:
最要命的是,如果L2沒有1M 那Prescott會變成大笑話
 
▌延伸閱讀