Hot Chips大會上，PCI-SIG 表示將在2017年底之前批准 PCI-E 4.0 新規範，這個規範將由0.9版本更新為1.0版本。前3代 PCI-E 的更新周期大約為3到4年，PCI-E3.0 的首次亮相是2010年，等到 PCI-E 4.0 的正式發布已經過去了7年之多。
PCI-SIG 將長達7年的升級週期歸咎於行業發展的停滯不前，PCI-E 3.0 帶寬足以應付目前的儲存、網絡、顯卡和其他設備的數據吞吐量需求。但諷刺是，過去兩年內人工智慧發展有了一個較大的飛躍，導致目前的 PCI-E 3.0 吞吐量不足，儲存設備也使用 NVMe 協議，走的全是 PCI-E 通道，網絡帶寬也有了更高的速度，使得 PCI-E 3.0 的帶寬捉襟見肘。
PCI-SIG 已經表示年底前正式版的 PCI-E 4.0 將會公佈，PCI-E 4.0 特性已經完成，即將進入IP複審階段。目前已經有一些廠商推出了16GT/s的控制器，但是 PCI-E 4.0 規範卻是0.9版本，離最終的1.0版本仍有差距。
PCI-SIG 還表示，他們正在加速開發和反饋過程，同時簡化早期規範修訂版本，以此縮短發布日期。而 PCI-E 4.0 其實是一個過渡版本，因為 PCI-SIG 將在2019年推出速度翻倍的 PCI-E 5.0 規範，現在 PCI-E 5.0 規範已經修訂到0.3版本，預計在今年第四季度公佈。
目前 PCI-E 4.0 帶寬為64GB/s，PCI-E 5.0 將會達到128GB/s，這兩個 PCI-E 版本依然是使用 PCI-E3.0 的128b/130b標準編碼方案，這種方案將節省20%的研發費用，再進一步編碼還能減少1.5%的開銷。
PCI-SIG 定義了規範，但組織無法決定讓終端產品什麼時候上市，而 AMD 和 Intel 才是 PCI-E 4.0 主要的驅動者，2020年 AMD 平台就會使用上PCI-E 4.0，Intel 現也正加緊部署他們的 Optane 硬碟戰略。
來源：http://www.expreview.com/56639.html
PCI-SIG 將長達7年的升級週期歸咎於行業發展的停滯不前，PCI-E 3.0 帶寬足以應付目前的儲存、網絡、顯卡和其他設備的數據吞吐量需求。但諷刺是，過去兩年內人工智慧發展有了一個較大的飛躍，導致目前的 PCI-E 3.0 吞吐量不足，儲存設備也使用 NVMe 協議，走的全是 PCI-E 通道，網絡帶寬也有了更高的速度，使得 PCI-E 3.0 的帶寬捉襟見肘。
PCI-SIG 已經表示年底前正式版的 PCI-E 4.0 將會公佈，PCI-E 4.0 特性已經完成，即將進入IP複審階段。目前已經有一些廠商推出了16GT/s的控制器，但是 PCI-E 4.0 規範卻是0.9版本，離最終的1.0版本仍有差距。
PCI-SIG 還表示，他們正在加速開發和反饋過程，同時簡化早期規範修訂版本，以此縮短發布日期。而 PCI-E 4.0 其實是一個過渡版本，因為 PCI-SIG 將在2019年推出速度翻倍的 PCI-E 5.0 規範，現在 PCI-E 5.0 規範已經修訂到0.3版本，預計在今年第四季度公佈。
目前 PCI-E 4.0 帶寬為64GB/s，PCI-E 5.0 將會達到128GB/s，這兩個 PCI-E 版本依然是使用 PCI-E3.0 的128b/130b標準編碼方案，這種方案將節省20%的研發費用，再進一步編碼還能減少1.5%的開銷。
PCI-SIG 定義了規範，但組織無法決定讓終端產品什麼時候上市，而 AMD 和 Intel 才是 PCI-E 4.0 主要的驅動者，2020年 AMD 平台就會使用上PCI-E 4.0，Intel 現也正加緊部署他們的 Optane 硬碟戰略。
來源：http://www.expreview.com/56639.html
