用於 NVIDIA GPU、DPU 和 CPU 的超高能源使用效率
晶粒到晶粒及晶片到晶片的連結技術，為客製化晶片和系統開闢新世界
晶粒到晶粒及晶片到晶片的連結技術，為客製化晶片和系統開闢新世界
NVIDIA (輝達) 今天宣布推出超高速晶片到晶片及晶粒到晶粒的 NVIDIA® NVLink®-C2C 互連技術，將允許客製化晶粒與 NVIDIA 的 GPU、CPU、DPU、NIC 和 SoC 等產品互連，並為資料中心打造新一代的系統級整合。
相較於 NVIDIA 晶片上的 PCIe Gen 5，採用先進封裝技術的 NVIDIA NVLink-C2C 互連技術，其能源使用效率提升 25 倍、面積使用效率提升 90 倍，達到 900GB/s 或更高的一致性互連頻寬。
NVIDIA 超大規模運算部門副總裁 Ian Buck 表示：「小晶片和異質運算是因應摩爾定律放緩的必要條件。我們使用自身在高速互連方面的世界級專業技術，建立統一且開放的技術，將協助我們的 GPU、DPU、NIC、CPU 和 SoC 創造使用小晶片構建出的新型整合式產品。」
NVIDIA NVLink-C2C 與用來連接今天宣布推出的 NVIDIA Grace™ 超級晶片系列，以及去年發布的 Grace Hopper 超級晶片中的處理器晶片的技術相同。現已開放將 NVLink-C2C 技術用於與 NVIDIA 晶片進行半客製化的矽晶片整合。
NVIDIA NVLink-C2C 支援 Arm® AMBA® Coherent Hub Interface (AMBA CHI) 協定。NVIDIA 與 Arm 密切合作並強化 AMBA CHI，以支援與其他互連處理器完全一致且安全的加速器。
Arm 基礎架構事業部資深副總裁暨總經理 Chris Bergey 表示：「未來的 CPU 設計將逐漸改採加速和多晶片的方式，因此在整個商業生態系中支援基於小晶片的 SoC 變得至關重要。Arm 支援廣泛的連接標準，並設計 AMBA CHI 協定來支援這些未來的技術，包括與 NVIDIA 合作開發 NVLink-C2C，以解決 CPU、GPU 和 DPU 之間的一致性連接等使用場景。」
NVIDIA NVLink-C2C 建立在 NVIDIA 世界級的 SERDES 和 LINK 設計技術之上，可以從 PCB 層級的整合及多晶片模組，擴大到矽中介層和晶圓級連接。此舉提供了極高的頻寬，同時又取得最佳的能源使用效率和晶粒面積使用效率。
除了 NVLink-C2C，NVIDIA 亦將支援本月初宣布的 Universal Chiplet Interconnect Express (UCIe) 標準。客製化晶片可以使用 UCIe 標準或 NVLink-C2C 與 NVIDIA 的晶片進行整合，而 NVLink-C2C 針對更低的延遲性、更高的頻寬和更高的功率效率提供最佳化。
NVLink-C2C 的關鍵特色包含：
高頻寬：支援處理器與加速器之間的高頻寬一致性資料傳輸
低延遲：支援處理器和加速器之間的原子操作，以對共用資料進行快速同步和高頻率更新
低功耗和高密度：與 NVIDIA 晶片上的 PCIe Gen 5 PHY 相比，採用先進封裝技術的 NVLink-C2C，其能源使用效率提升 25 倍、面積使用效率提升 90 倍
支援產業標準：與 Arm 的 AMBA CHI 或 CXL 產業標準協定合作，實現裝置間的互通性
