[DDR3記憶體]關於時序問題

ccbxeon

榮譽會員
已加入
10/27/10
訊息
7,164
互動分數
8
點數
0
小弟我對記憶體不是很熟悉想請問一下;shakehand

原本記憶體DDR3-1333預設時序是9-9-9-24-1T改成低時序7-7-7-12-1T會跑得比較快嗎;rr;

低時序算超頻嗎?
執行與效能上會不會有問題?
有什麼程式可以測試記憶體穩定度?

:PPP::PPP:請教大家了:PPP::PPP:
 

max0535

榮譽會員
已加入
9/9/08
訊息
1,263
互動分數
0
點數
36
拉緊時序也算是oc的一種!!

在跑馬的時候 高時脈低時序對於跑馬的時間會有影響 但使用上差異不大

正常常用的是 hyper pi memtest linx
 

lionlo2003

高級會員
已加入
3/24/08
訊息
819
互動分數
0
點數
16
會比較快
用簡易的記憶體測試就知道了
AIDA就可以了
但是要測試穩定度就得靠燒機測試軟體了 Ex: LinX or memtest
 

ccbxeon

榮譽會員
已加入
10/27/10
訊息
7,164
互動分數
8
點數
0
拍謝;rr;看錯是7-7-7-14-1T;em46;
i76302_ram01.jpg


用MemTest跑1個小時多的燒機
沒有錯誤的話是否已經穩定了;ranger;還是說再跑LinX試試;0a155245;
 

max0535

榮譽會員
已加入
9/9/08
訊息
1,263
互動分數
0
點數
36
怎麼有些才100多%
 

asetadam

高級會員
已加入
6/21/10
訊息
649
互動分數
43
點數
28
這組很好喔!
試試看時脈再超一下
"時序的單位是時脈週期而不是時間,時脈愈高,一個時脈週期就愈短"

以下小小建議你參考一下
tRAS的值並不是愈小愈好
•tRAS:英文全名稱為RAS access time,它是記憶體存取一個列的資料,
在開始資料存取請求到下一個開始記憶體存取的預備指令時,所需要用掉的時間週期。
根據定義,tRAS必須大於或等於CAS加tRCD,到存取完成還要多加2個額外的週期,
這是因為他們讀取或寫入的是多倍數位元(multiple bits)記憶體。
所以7-7-7-14不一定跑得比7-7-7-16快喔,若在加上物理上定義的誤差很多週期都在作充放電等待.

建議ccbxeon兄可以設成7-7-7-18或是7-7-7-20來玩看看.
再用MaxxMEM2這套軟體來觀察比較,並找出最佳值.
 

ccbxeon

榮譽會員
已加入
10/27/10
訊息
7,164
互動分數
8
點數
0
給max0535兄
知道怎麼測試MemTest了..跑5小時各500%左右算OK了吧:lkl:
7-7-7-14-1T
i76315_ram02.jpg


給asetadam兄
感謝您提供的測試軟體MaxxMEM2
經過觀察比較7-7-7-14-1T比7-7-7-18/20-1T快一點點
i76366_aida64.JPG
;tongue;所以決定以7-7-7-14-1T來跑;tongue;卡在H67關係時脈沒辦法拉很高只好玩低時序哩;em46;
 
▌延伸閱讀