請問 假設CPU的架構不變,提昇製程面積縮小. 對功耗及頻率提昇會有較好的表現? 先進們可否說明原由?
littlewbot 進階會員 已加入 10/27/10 訊息 365 互動分數 0 點數 0 年齡 59 網站 tw.myblog.yahoo.com 3/11/11 #1 [FONT="楷体"]請問 假設CPU的架構不變,提昇製程面積縮小. 對功耗及頻率提昇會有較好的表現? 先進們可否說明原由?[/FONT]
k020164043 榮譽會員 已加入 12/16/10 訊息 1,073 互動分數 0 點數 36 年齡 35 3/11/11 #2 對功耗及頻率提昇會有較好的表現? 我認為是會的。 但是,如果沒改架構,還是不會變快的, 之前P4 CPU的頻率走到極限(一般風冷),就開始往多核心發展,多核心也是會有走到極限的一天, 像現在Sandy就是改了架構,什麼環狀線的=_+,所以大大提升了記憶體頻寬。
對功耗及頻率提昇會有較好的表現? 我認為是會的。 但是,如果沒改架構,還是不會變快的, 之前P4 CPU的頻率走到極限(一般風冷),就開始往多核心發展,多核心也是會有走到極限的一天, 像現在Sandy就是改了架構,什麼環狀線的=_+,所以大大提升了記憶體頻寬。
barney4413 進階會員 已加入 1/29/08 訊息 423 互動分數 0 點數 0 年齡 30 3/11/11 #4 製程變小 那同樣體積的晶片裡能塞更多電晶體 同時因為體積變小 裡面線路也會變短 而降低線路電阻產生的熱 使發熱量降低/功耗下降 能更小又更低溫 能塞更多電晶體 所以頻率就可以往上 電壓還可以壓低 [大概是這樣 還請高高手更正!]
製程變小 那同樣體積的晶片裡能塞更多電晶體 同時因為體積變小 裡面線路也會變短 而降低線路電阻產生的熱 使發熱量降低/功耗下降 能更小又更低溫 能塞更多電晶體 所以頻率就可以往上 電壓還可以壓低 [大概是這樣 還請高高手更正!]
littlewbot 進階會員 已加入 10/27/10 訊息 365 互動分數 0 點數 0 年齡 59 網站 tw.myblog.yahoo.com 3/11/11 #5 [FONT="楷体"]請問 矽晶片被導線給包覆了嗎? 不然那晶圓都散發著金屬光澤般?[/FONT]
krad ネットに棲む男 已加入 5/7/08 訊息 854 互動分數 4 點數 18 3/11/11 #6 littlewbot 說: [FONT="楷体"]請問 矽晶片被導線給包覆了嗎? 不然那晶圓都散發著金屬光澤般?[/FONT] 按一下展開…… 有經過蝕刻和沉積的電晶體部分已經被封裝起來,主結構應該是面向電路接點那一邊 而我們平常所看到有mark的部分是矽晶片的底面 對半導體製程有興趣的話不妨翻翻大學用書,能夠學到更深層的專業知識
littlewbot 說: [FONT="楷体"]請問 矽晶片被導線給包覆了嗎? 不然那晶圓都散發著金屬光澤般?[/FONT] 按一下展開…… 有經過蝕刻和沉積的電晶體部分已經被封裝起來,主結構應該是面向電路接點那一邊 而我們平常所看到有mark的部分是矽晶片的底面 對半導體製程有興趣的話不妨翻翻大學用書,能夠學到更深層的專業知識