超頻搞不懂....

Blank

榮譽會員
已加入
11/13/03
訊息
3,608
互動分數
0
點數
36
年齡
44
Originally posted by baubau@Dec 14 2004, 08:59 PM
喔...了解了解 :)
感謝blank大詳細的解說...幫小弟上了很多課 :MMM:

那整合在k8中的「HTT」就是指記憶體控制器囉 :??: 因為在文章區以及資展上有聽到說
amd在cpu中加入了記憶體控制器... :huh:

小弟對於超頻已經了解很多了...謝謝各位大大的指導囉... :MMM:
不客氣, 我不是大大, 是小弟.

對啦, HTT就是憶體控制器 :MMM:
 

MUS

為了更安全的世界? €?努力
已加入
3/6/04
訊息
1,969
互動分數
0
點數
0
年齡
47
網站
造訪網站
Originally posted by Blank+Dec 14 2004, 05:35 PM--></div><table border='0' align='center' width='95%' cellpadding='3' cellspacing='1'><tr><td>QUOTE (Blank @ Dec 14 2004, 05:35 PM)</td></tr><tr><td id='QUOTE'> <!--QuoteBegin-baubau@Dec 14 2004, 08:59 PM
喔...了解了解 :)
感謝blank大詳細的解說...幫小弟上了很多課 :MMM:

那整合在k8中的「HTT」就是指記憶體控制器囉 :??: 因為在文章區以及資展上有聽到說
amd在cpu中加入了記憶體控制器... :huh:

小弟對於超頻已經了解很多了...謝謝各位大大的指導囉... :MMM:
不客氣, 我不是大大, 是小弟.

對啦, HTT就是憶體控制器 :MMM: [/b][/quote]
HTT不是整合式記憶體控制器喔~~
擷自AOPEN網站的一段解釋
HyperTransport 技術

HyperTransport 技術是一種創新的技術,提供積體電路可升級、進階高速、高效能及點對點連結的弁遄C它具有 4、8、16 及 32 位元頻寬的高速序列連結弁遄A並提供每秒 12.8 GB 的頻寬,可支援多種 GHz+ 64 位元處理器及新興的 I/O 技術,例如:Intel 的 InfiniBand 及 10 Gigabit 乙太網路。HyperTransport 是一種協定而非僅是一種實體的界面,它可以因應新的應用程式而升級。在 HyperTransport 協定中,資料被切割成資料區塊或封包。每個資料區塊最長可以到達 64 位元。

HyperTransport 技術有助於減少系統中匯排的數目,並且可提供內嵌應用程式高效能的連結。有了 HyperTransport 技術,PC (相互溝通的網路及通訊裝置) 中的晶片可以增加比現有技術快 40 倍的速度。HyperTransport 是特別為小於 0.13 微米的晶片規格而設計的。

HyperTransport 的目的並不是要取代其他的 I/O 技術,而是要提供一種符合記憶體及 I/O 元件資料傳輸需求的高標準晶片對晶片的內部連結,它可以而容易地連結低速的傳統 I/O 裝置及高速的新媒界 I/O 通道
 

Blank

榮譽會員
已加入
11/13/03
訊息
3,608
互動分數
0
點數
36
年齡
44
抱歉, 多謝MUS兄修正.

搞到我都有點葷了 :co:
 

MUS

為了更安全的世界? €?努力
已加入
3/6/04
訊息
1,969
互動分數
0
點數
0
年齡
47
網站
造訪網站
Originally posted by Blank@Dec 14 2004, 06:36 PM
抱歉, 多謝MUS兄修正.

搞到我都有點葷了 :co:
:lol: 別客氣啦~~K8 一次搞出這麼多新技術和名詞~弁鄐@籮筐,難免會出錯啦...

另外引用d8951000兄的部分
DDR500是指記憶體跑250頻率~但是因為有兩條資料管線同時運做~所以等於是500頻率
管線的部分...說法有些怪異...應該改成取樣的部分有兩次~
一個sinusoidal wave中有上下兩個Trigger,以前SD RAM只有一個~
img8.gif

Double Data Rate就是指改成2個Trigger都可以傳遞Signal~說是資料管線
會有一點怪怪的...大概是如此...歹勢這圖瘥瘥的 ;rr; 自己亂畫一通....
 

d8951000

榮譽會員
已加入
11/10/04
訊息
1,381
互動分數
0
點數
36
年齡
42
Originally posted by MUS@Dec 14 2004, 06:57 PM


另外引用d8951000兄的部分
DDR500是指記憶體跑250頻率~但是因為有兩條資料管線同時運做~所以等於是500頻率
管線的部分...說法有些怪異...應該改成取樣的部分有兩次~
一個sinusoidal wave中有上下兩個Trigger,以前SD RAM只有一個~
img8.gif

Double Data Rate就是指改成2個Trigger都可以傳遞Signal~說是資料管線
會有一點怪怪的...大概是如此...歹勢這圖瘥瘥的 ;rr; 自己亂畫一通....
;rr; ;rr;

我也在想說要怎樣解釋會比較適當~~

嗯~~取樣的說法比較好 :MMM:
 

Blank

榮譽會員
已加入
11/13/03
訊息
3,608
互動分數
0
點數
36
年齡
44
引用一下Tomshardware的文章

Integrated Memory Interface: No Northbridge Meddling

The concept of the Hammer multi-processor systems includes local memory on each CPU so that the other CPUs can access the memory of these CPUs via the HyperTransport bus. Initially, only the server version of the Hammer, the Opteron, will be equipped with two 72-bit wide DDR SDRAM channels. With a total of eight DIMM slots, this allows each processor to address 8 GB. The dual-channel interface of the Athlon 64 FX-51 offers a memory bandwidth of 6.4 GB/s. Still, the integration of the memory controller can also be considered as a limitation on flexibility.

HyperTransport: A High-speed Bus Without Detours

Unlike all Intel CPUs, which communicate with the Northbridge via a regular parallel FSB, AMD's Hammer relies on a HyperTransport interface. The serial interface with a variable bitrate allows the SledgeHammer to attain a data transfer rate of 3.2 GB/s - in both directions simultaneously. This results in a total bandwidth of 6.4 GB/s. By comparison, the Pentium 4 with 533 MHz FSB allows a maximum data throughput of 3.97 GB/s - but not in both directions simultaneously. The bandwidth of the serial interface is designed to be flexible. AMD gives the server version of the Hammer three HyperTransport ports. The entire data traffic of the Hammer processor runs through the HyperTransport interface and the integrated memory controller. In order to let the neighboring CPU gain direct access to its system memory, the Hammer uses the XBAR switch. For commands and addresses, the XBAR switch has further 64-bit buses available.
 

asperen

榮譽會員
已加入
9/23/03
訊息
1,622
互動分數
0
點數
36
Originally posted by MUS+Dec 14 2004, 06:57 PM--></div><table border='0' align='center' width='95%' cellpadding='3' cellspacing='1'><tr><td>QUOTE (MUS @ Dec 14 2004, 06:57 PM)</td></tr><tr><td id='QUOTE'> <!--QuoteBegin-Blank@Dec 14 2004, 06:36 PM
抱歉, 多謝MUS兄修正.

搞到我都有點葷了 :co:
:lol: 別客氣啦~~K8 一次搞出這麼多新技術和名詞~弁鄐@籮筐,難免會出錯啦...

另外引用d8951000兄的部分
DDR500是指記憶體跑250頻率~但是因為有兩條資料管線同時運做~所以等於是500頻率
管線的部分...說法有些怪異...應該改成取樣的部分有兩次~
一個sinusoidal wave中有上下兩個Trigger,以前SD RAM只有一個~
img8.gif

Double Data Rate就是指改成2個Trigger都可以傳遞Signal~說是資料管線
會有一點怪怪的...大概是如此...歹勢這圖瘥瘥的 ;rr; 自己亂畫一通.... [/b][/quote]
喔 這個圖就很清楚了 mooon mooon

我喜歡 mooon
 

baubau

進階會員
已加入
12/2/04
訊息
410
互動分數
0
點數
16
網站
造訪網站
喔...原來是這樣解釋 :o
不過真的有很多新名詞如果不仔細看看還真搞混了.... :QQQ:

各位大大都很強咧... :LKJ:
真的讓小弟上了很多課...從超頻還有一些新專有名詞的解釋等等 :MMM:

看來小弟要再多多增加自己的知識和經驗了.... ;rr;

各位大大...小弟有常上網去搜尋有關於新的專有名詞及超頻技術等等...不過通常除了站上的文章以及其他大站的資訊之外...弟找到的都是一些頁面說明的也不是那麼清楚 :??:
請問各位大大是否有可提供參考的網址...讓小弟多逛逛呢? ;rr;
 

baubau

進階會員
已加入
12/2/04
訊息
410
互動分數
0
點數
16
網站
造訪網站
Originally posted by danfon@Mar 24 2005, 01:43 AM
BA大請笑納:

http://www.pcdvd.com.tw/showthread.php?t=2...FC%A6a+%A6a%B7t


^^b
感謝大大提供訊息給小弟增廣見聞唷 :MMM: ..
不過小弟提供那個連結是之前弟是個超級新手菜鳥時問的...
見到樓主有和弟當初差不多的問題才再找出來給他參考一下的唷 :lol:
但是大大的好文提供這篇值得推喔~不懂的人可以再進去看看了解的更
精細一點唷 :MMM:
 
▌延伸閱讀