關於製程....

AMD咩

無名"侍"
已加入
8/3/05
訊息
1,183
互動分數
0
點數
0
年齡
35
網站
www.wretch.cc
疑惑的是....0.9 跟 0.13

差別在哪裡 .... 哪個比較好呢 ?

;rr;
 

BUBU

榮譽會員
已加入
7/3/05
訊息
1,328
互動分數
0
點數
0
年齡
36
網站
造訪網站
據說0.13比較耐壓...預設電壓也有差
 

槓林老木

高級會員
已加入
12/16/04
訊息
706
互動分數
0
點數
0
一個比較粗,一個比較細~~
 

夢夢狐

疑難雜症狐
已加入
11/13/03
訊息
3,073
互動分數
0
點數
36
網站
www.machcannon.idv.tw
最主要在於晶片內線路及元件的縮小......之後同尺寸晶圓就可以生產出更多CPU了
另外有時時脈也可以獲得進一步的提升(不過也不一定......)
使用電壓也會降低
對製造廠商而言百利而無一害,對一般未超頻使用者也是利多(降低成本=CPU降價)

對使用者而言唯一的缺點就是超頻時加壓,製程較先進的CPU會較危險(因為最大耐壓降低了......)
 

Sander

高級會員
已加入
1/26/04
訊息
673
互動分數
0
點數
0
年齡
45
網站
造訪網站
應該是0.09和0.13製程吧

單位是micron
也就是10^(-6)公尺
這個長度通常指的是一個電晶體最小的Gate寬度

製程微縮的好處有很多
1. 面積變小, 成本下降
2. 速度變快
一個簡單的想法, Gate寬度變小就表示電子要跑的距離變短
所以電子從Source跑到Drain(或相反)的速度就變快了
所以電晶體開關的速度也就變快了

不過隨著製程微縮到sub-micron以下
一些缺點也出來了
1. 漏電流
為了保持電晶體開關的弁?隨著Gate寬度的距離變短, Gate上的氧化層的厚度也勢必要變薄
(前提是氧化層的介電常數沒有變)
因為電子有Tunnel Effect
所以隨著氧化層的厚度變薄, 電子通過的機率會成指數成長
也就是漏電流會越來越嚴重
2. 預設電壓變低
其實這也不是什麼缺點
只是氧化層的厚度變薄, Threshold Voltage也會跟著變低
簡單來說, 電壓不要加太高, 會把電晶體打死的
 

mingking

進階會員
已加入
4/12/05
訊息
379
互動分數
0
點數
16
網站
造訪網站
Originally posted by Sander@Aug 25 2005, 11:36 AM
應該是0.09和0.13製程吧

單位是micron
也就是10^(-6)公尺
這個長度通常指的是一個電晶體最小的Gate寬度

製程微縮的好處有很多
1. 面積變小, 成本下降
2. 速度變快
一個簡單的想法, Gate寬度變小就表示電子要跑的距離變短
所以電子從Source跑到Drain(或相反)的速度就變快了
所以電晶體開關的速度也就變快了

不過隨著製程微縮到sub-micron以下
一些缺點也出來了
1. 漏電流
為了保持電晶體開關的弁?隨著Gate寬度的距離變短, Gate上的氧化層的厚度也勢必要變薄
(前提是氧化層的介電常數沒有變)
因為電子有Tunnel Effect
所以隨著氧化層的厚度變薄, 電子通過的機率會成指數成長
也就是漏電流會越來越嚴重
2. 預設電壓變低
其實這也不是什麼缺點
只是氧化層的厚度變薄, Threshold Voltage也會跟著變低
簡單來說, 電壓不要加太高, 會把電晶體打死的
一個好問題~引來了一個好答案~
真是學到釵h啊~沒想到古惑仔的恐龍~那麼有學問 :sun:
 

想貓的魚

進階會員
已加入
5/22/05
訊息
304
互動分數
0
點數
0
年齡
39
網站
pro.tw.fdzone.org
Originally posted by mingking+Aug 25 2005, 01:14 PM--></div><table border='0' align='center' width='95%' cellpadding='3' cellspacing='1'><tr><td>QUOTE (mingking @ Aug 25 2005, 01:14 PM)</td></tr><tr><td id='QUOTE'> <!--QuoteBegin-Sander@Aug 25 2005, 11:36 AM
應該是0.09和0.13製程吧

單位是micron
也就是10^(-6)公尺
這個長度通常指的是一個電晶體最小的Gate寬度

製程微縮的好處有很多
1. 面積變小, 成本下降
2. 速度變快
一個簡單的想法, Gate寬度變小就表示電子要跑的距離變短
所以電子從Source跑到Drain(或相反)的速度就變快了
所以電晶體開關的速度也就變快了

不過隨著製程微縮到sub-micron以下
一些缺點也出來了
1. 漏電流
為了保持電晶體開關的弁?隨著Gate寬度的距離變短, Gate上的氧化層的厚度也勢必要變薄
(前提是氧化層的介電常數沒有變)
因為電子有Tunnel Effect
所以隨著氧化層的厚度變薄, 電子通過的機率會成指數成長
也就是漏電流會越來越嚴重
2. 預設電壓變低
其實這也不是什麼缺點
只是氧化層的厚度變薄, Threshold Voltage也會跟著變低
簡單來說, 電壓不要加太高, 會把電晶體打死的
一個好問題~引來了一個好答案~
真是學到釵h啊~沒想到古惑仔的恐龍~那麼有學問 :sun: [/b][/quote]
CBB還真是高手如雲呀
看完大大精闢的分析
小弟受教囉! ;ya; :MMM:
 
▌延伸閱讀